¿Cómo debería ser este código en verilog?

0

Estoy diseñando una ALU para agregar en el estado 000, tengo que asignar señales de control para un mux, acarreo y operandos para que funcione. Entonces, escribí una declaración if en el módulo del controlador, y el TA me dijo que no es verilog, pero pensé que vi un video de youtube con verilog if declaraciones como esa. Si este código no es verilog, ¿cómo debería ser su contraparte verilog que implementa la misma funcionalidad?

enlace

lo siento, no puedo encontrar una imagen clara, el sitio web en el que subí imágenes borrosas por alguna razón. Tampoco puedo copiar y pegar porque ahora no puedo conectarme al servidor de mi escuela para acceder a los programas.

    
pregunta user124627

1 respuesta

1

Ese código no es verilog. Parece que es probablemente C. Sin embargo, es posible usar una sentencia if en verilog. Parece que lo único que debe hacer para convertir ese código en un verilog válido es reemplazar {y} con begin y end. Sin embargo, es posible que deba colocarlo dentro de un bloque siempre de algún tipo para que funcione correctamente.

    
respondido por el alex.forencich