Xilinx XPS: ¿En qué se basan los cambios maestros de AXI AWSIZE / ARSIZE ...?

Navega tus respuestas
0

He construido mi sistema con la interfaz AXI utilizando AXI4 de XILINX PLATFORM STUDIO (XPS).

Usé buses de direcciones y datos de 32 bits. Estoy enfrentando un problema con respecto a xSIZE.

En el firmware (SISTEMA C), tengo operaciones de lectura / escritura de 8 bits, 16 bits y 32 bits. Basados en el ancho de lectura / escritura, el AXI xSIZE debe cambiarse. es decir, para 8 bits (type-char), 16 bits (type-short) y 32 bits (type-int) de lectura / escritura, el AXI xSIZE se debe cambiar a 2'b00, 2'b01 y 2'b10 respectivamente.

Mi pregunta es: ¿Por qué AXI xSIZE siempre está configurado en 2'b10 por AXI Master, ya que no podemos cambiar / modificar AXI Master ... ????

Por favor, ayúdanos a resolver este problema ...

    
pregunta siddappa.rvce

1 respuesta

1

Los bits SIZE especifican el ancho del bus axi. Para hacer una escritura más corta, use los bits STRB para especificar qué bytes son válidos.

Consulte la axi spec , página A3-49

  

Escribe luces estroboscópicas

     

El WSTRB [n: 0] señala cuando HIGH, especifica las líneas de bytes de los datos   Bus que contiene información válida. Hay un solo estroboscópico de escritura para   cada ocho bits del bus de datos de escritura, por lo tanto WSTRB [n] corresponde   a WDATA [(8n) +7: (8n)]. Un maestro debe asegurarse de que las luces estroboscópicas de escritura   son ALTOS solo para las rutas de bytes que contienen datos válidos. Cuando WVALID es   BAJA, los flashes de escritura pueden tomar cualquier valor, aunque esta especificación   recomienda que sean conducidos BAJOS o mantenidos en su estado anterior   valor.

    
respondido por el stanri

Lea otras preguntas en las etiquetas

Lectura latch versus read pin (8051) ¿Cómo maximizar el rango de voltaje usando un amplificador operacional (amplificador diferencial)?