En mi libro, una pregunta me obliga a encontrar la secuencia de verificación para un circuito. Por lo que entiendo, la secuencia de verificación debe ser tal que cada camino sea recorrido. Luego, el libro menciona específicamente que para reducir el tamaño de la secuencia de simulación, debo asumir que el simulador puede manejar X entradas y usar X siempre que sea posible. Cualquier explicación al respecto es muy apreciada.
Hay una pista en la pregunta:
Para reducir la longitud de la secuencia de simulación
En este caso, X es muy probable que sea un No importa el término y, por lo tanto, se eliminará como un nodo de la simulación (porque es irrelevante para la ruta en particular que se está analizando).
Como se eliminó el término, el simulador tendrá menos nodos para evaluar y, por lo tanto, se ejecutará más rápido.
Lea otras preguntas en las etiquetas verilog flipflop verification