Esto es lo que quiero decir:
module someModule(~);
wire w;
someOtherModule m0 (.input(w), .output(w));
endmodule
¿Sería legal algo como esto?
Esto es lo que quiero decir:
module someModule(~);
wire w;
someOtherModule m0 (.input(w), .output(w));
endmodule
¿Sería legal algo como esto?
Claro. ¿Por qué no sería? ¿De qué otra manera harías comentarios?
Por ejemplo, para hacer un cambio DFF en cada reloj, conectas la salida no-Q directamente a la entrada D.
Sí, esto es muy común. Solo asegúrate de no crear un circuito de retroalimentación combinatoria. Es decir. si output se definió en el módulo como:
assign output = ~input;
Esto crearía efectivamente un oscilador.
Lea otras preguntas en las etiquetas verilog