Tengo una clase de elemento de secuencia con variables rand:
class my_seq_item extends uvm_sequence_item;
rand bit a, b, c, d;
Quiero generar un bit aleatorio para 'd' solo si 'b' y 'c' son 0. ¿Cómo escribo una restricción para esto?
Tengo una clase de elemento de secuencia con variables rand:
class my_seq_item extends uvm_sequence_item;
rand bit a, b, c, d;
Quiero generar un bit aleatorio para 'd' solo si 'b' y 'c' son 0. ¿Cómo escribo una restricción para esto?
constraint my_constraint { if (b==0 && c==0) d==1; else d==0;}
Lea otras preguntas en las etiquetas random-number testbench system-verilog verification