¿Cómo se acerca exactamente el zoom ADC (prácticamente)?

Navega tus respuestas
0

Estoy tratando de entender el funcionamiento real de este ADC de Zoom específico (diagrama a continuación), que es un ADC de 2 pasos con ADC basto (SAR) y un ADC de multa (Sigma-Delta). Lo entiendo teóricamente, pero no pude pensar de manera práctica cómo se amplía exactamente. Podría anotar paso a paso brevemente lo que entendí y dónde me quedé atascado (resaltado en negrita).

Me refiero a la siguiente arquitectura:

Segúnmientendimiento,funcionadelasiguientemanera:

  1. ElADCenlarutahaciaadelantellamadaADCbastomuestralaentradaaunospocosMSB.
  2. Luego,lasalidadelADCgrueso(Ygrueso)seutilizaparaajustarlasreferenciasdelDAC.
  3. Luego,elbuclesigmadeltaseenciendeyluegoseencuentraunaconversiónfina(losbitsrestantes)utilizandolamodulaciónDeltaSigmahabitualyunadecimación.

Enunnivelalto,elADCbastoestablecealgunareferenciayeltipodeADCfinosemuevealrededordelareferenciahastaalcanzarelvalorpromediocorrecto.

Conceptualmente,seveasí:

Comprendo el funcionamiento de un bucle delta delta de un solo bit normal en el que el DAC de realimentación genera un 0 o 1 (VCM o Vref) según la salida del comparador. Pero no pude pensar en cómo cambiar este Vref a un valor diferente haría zoom.

Si alguien pudiera orientar sobre cómo pensar este proceso de zoom en la práctica, sería útil.

    
pregunta sundar

1 respuesta

1

La forma en que el diagrama indica que funciona es que el SAR obtiene el valor aproximado +/- 1 bit del valor aproximado, luego resta eso de la señal para crear un resto. Luego se envía al Delta Sigma cuyo rango abarca solo 2 bits del rango aproximado y agrega los bits menos significativos restantes al resultado total. El zoom creo que es la implicación de que el segundo ADC tiene un intervalo mucho más pequeño que el primero.    En la práctica, podría hacerse ajustando los límites superior e inferior del segundo ADC en lugar de la resta, pero el resultado final sería el mismo. El problema con esta disposición es que el ADC basto necesita la linealidad mucho mejor de lo que su resolución exigiría solo para que los bits adicionales del segundo ADC tengan alguna precisión.

    
respondido por el Phil G

Lea otras preguntas en las etiquetas

Resumiendo baterías comportamiento del LED durante el semiciclo negativo de 24 VCA