Tengo un microprocesador ARM conectado a un FPGA a través de un bus de memoria de 47 pines. Además, dos PSRAM idénticos (hoja de datos disponible aquí ) están conectados al FPGA a través de 65 pines (47 para el primer PSRAM + 16 pines de datos adicionales para el segundo PSRAM + 2 pines de control adicionales para el segundo PSRAM).
Para las pruebas de emisiones, me gustaría manejar ambos PSRAM al mismo tiempo y a toda velocidad. Sin embargo, para manejar ambos PSRAM de forma independiente al mismo tiempo, necesitaría 65 pines de control entre el ARM y el FPGA, pero solo tengo 47.
Estaba pensando que podría manejar ambos PSRAM al mismo tiempo y exactamente de la misma manera enrutando los 18 pines adicionales para el segundo PSRAM al primer PSRAM.
Sin embargo, hay dos problemas potenciales que estoy viendo:
-
La señal de salida
WAITpara ambos PSRAM podría no comportarse de la misma manera, y no veo una manera obvia de combinar las dos señalesWAITen una. -
Cuando el ARM realiza una solicitud
READ, existe la posibilidad de que ambos PSRAM no devuelvan el mismo valor en sus buses de datos, lo que significa que el bus de datos combinado será impulsado por ambos PSRAM en diferentes maneras.
¿Hay otros problemas que no he considerado al enrutar los pines de dos PSRAM diferentes al mismo controlador? ¿Hay soluciones a los dos problemas anteriores?