declaraciones de contribución en verilog-A

Question

declaraciones de contribución en verilog-A

#1 de sarthak (2 votos)

0

¿Cómo funciona la asignación a través de una declaración de contribución (declaraciones con el operador < +) en verilog-a?

Leí en el manual de referencia de idioma de verilog-a lo siguiente sobre la declaración de contribución de la rama:

El simulador agrega el valor del lado derecho (de la declaración de contribución) a cualquier valor retenido previamente para la rama para su posterior asignación a la rama. Si no hay valores retenidos previamente, se retiene el valor del lado derecho en sí mismo.

¿Podría alguien explicarme cómo este método asigna valores adecuados para la corriente o el voltaje de la rama?

verilog

pregunta sarthak

1 respuesta

Lea otras preguntas en las etiquetas verilog

Cobertura mínima para que este K-MAP encuentre el SOP mínimo; ¿Cuál es mejor y por qué? que es un buen método para reducir 50Hz, 230 VCA

score 2 · Accepted Answer

Esto se puede explicar con la ayuda del siguiente ejemplo:
analog begin V(in) <+ 2; V(in) <+ 3; end
Inicialmente, el simulador ve el valor 2 y lo asigna como un voltaje del puerto in . Luego ve el valor 3, pero el simulador agregará el valor previamente almacenado para in , es decir, 2 al valor presente, por lo que el valor final asignado será 5V.

declaraciones de contribución en verilog-A

Publicaciones recientes del blog

1 respuesta