Estoy intentando recrear el siguiente diseño:
CuandolocreoenLogisim,esteeselerrorqueobtengo:
Entiendo que la incompatibilidad se debe a la cantidad de bits de datos. Cuando ajuste los bits de datos, ninguna de las salidas funcionará. ¿Cómo puedo solucionarlo?
Debe usar un componente de división (primer elemento en "Cableado") cuando combine varias señales de 1 bit en un bus, o cuando las separe de nuevo. Simplemente cablearlos juntos, como has hecho, no funciona.
Así es como debería verse:
Tenga en cuenta que deberá dividir y volver a combinar la salida de cada uno de los sumadores; por ejemplo, la entrada al segundo sumador se compone de {CO, S3, S2, S1} , no {S3, S2, S1, S0} .
Lea otras preguntas en las etiquetas circuit-design logisim