Digamos que tengo una señal de conteo en un archivo VHDL de contador y quiero mostrar esto en mi salida de simulación, ¿qué tendría que hacer con mi banco de pruebas para generar dichos datos?
Digamos que tengo una señal de conteo en un archivo VHDL de contador y quiero mostrar esto en mi salida de simulación, ¿qué tendría que hacer con mi banco de pruebas para generar dichos datos?
Esta no es una pregunta de VHDL sino una pregunta de herramienta. Los detalles pueden variar de un simulador a otro, pero normalmente hay una vista de árbol que muestra el banco de pruebas y todos los componentes en él, y los componentes dentro de ellos, de forma recursiva.
Seleccione el componente que le interesa y sus señales internas aparecerán en la vista de lista de señales. Seleccione algunas o todas esas señales y habrá algunos medios (¿clic con el botón derecho?) Para agregarlas a la ventana de Wave.
Ahora reinicia y vuelve a ejecutar la simulación.
(Si eso no es lo suficientemente detallado, consulte los manuales, tutoriales o díganos qué simulador está utilizando. GHDL, que se basa en la línea de comandos, tiene una opción de línea de comandos para recopilar todas las señales y luego selecciona las quieres en GTKWave)
Lea otras preguntas en las etiquetas simulation vhdl xilinx