Intentando entender el código parpadeante de vhdl led

0

Tengo un código de parpadeo de led para MachXO2 breakout board escrito en VHDL. En realidad soy nuevo en VHDL.

No puedo entender el significado de estas líneas:

--internal oscillator
   COMPONENT OSCH
      GENERIC(
            NOM_FREQ: string := "53.20");
      PORT( 
            STDBY    : IN  STD_LOGIC;
            OSC      : OUT STD_LOGIC;
            SEDSTDBY : OUT STD_LOGIC);
   END COMPONENT;
BEGIN
   --internal oscillator
   OSCInst0: OSCH
      GENERIC MAP (NOM_FREQ  => "53.20")
      PORT MAP (STDBY => '0', OSC => clk, SEDSTDBY => OPEN);

¿Puedes decirme qué están haciendo estas líneas?

    
pregunta Uzair

1 respuesta

4

Estas líneas utilizan un componente definido externamente, llamado OSCH , que mágicamente proporciona un reloj en la salida osc siempre que la entrada stdby sea baja.

La salida osc luego se conecta a la señal clk y la entrada stdby conectada a 0 (es decir, no se usa la función de apagado).

    
respondido por el Simon Richter

Lea otras preguntas en las etiquetas