"El mayor problema con los reinicios asíncronos es que son asíncronos, tanto en la aserción como en la anulación de la aserción. La aserción no es un problema, la anulación de la aserción es el problema. Si el reinicio asíncrono es liberada en o cerca del borde del reloj activo de un flip-flop, la salida del flip-flop podría ser metaestable y, por lo tanto, el estado de reinicio del ASIC podría perderse ".
Fuente: Página 18, sección 5.4 de enlace
El tiempo de aserción no importa porque todo el punto es que todos los elementos del circuito ingresan en un estado de restablecimiento válido / conocido. En general, no importa en qué orden lo hacen, solo que el estado final es predecible.
La falta de confirmación es un problema porque si algunos flip-flops salen del reinicio antes que otros, pueden comenzar a cambiar de estado mientras que otros están bloqueados en el estado de reinicio. Esto puede hacer que todo el sistema esté en un estado no válido.
Lea otras preguntas en las etiquetas verilog reset vlsi timing-analysis