¿Cuál es la resistencia ideal para un valor de resistencia base 2N3904 cuando se usa la lógica RTL?

7

Tengo un montón de transistores 2N3904 y me gustaría usarlos para mi proyecto de lógica RTL. Según lo que pude averiguar en la web y las partes que tenía, conseguí que las puertas lógicas funcionaran bastante bien con los siguientes valores:

simular este circuito : esquema creado usando CircuitLab

Aunque esto funciona bien, me preocupa un poco lo que he leído en la hoja de datos del 2N3904. Establece que el voltaje de saturación del emisor de base tiene las siguientes especificaciones:

Ic = 10mA Ib = 1.0mA Ic = 50mA Ib = 5.0mA

Me cuesta entender lo que eso significa exactamente. Si calcula la corriente para la entrada base con la Ley de Ohm, obtenemos I = 5/10000 = 0.0005. ¿Estoy en lo cierto que esto es 5mA? Reemplacé R2 con una resistencia de 5K y cambió la misma, que sería 0.001 o 10mA.

Como he dicho, está funcionando en este momento. Solo quiero asegurarme de comprar los resistores adecuados para el trabajo. Sé que el objetivo es que el transistor esté completamente saturado, sin embargo, no sé si así es como se hace o no.

Gracias,

    
pregunta JohnnyStarr

1 respuesta

10

Cada transistor tiene una ganancia actual, normalmente \ $ \ beta \ $ o \ $ h_ {fe} \ $ en la hoja de datos. Los valores típicos son del orden de 100. Cuando el transistor no está saturado, entonces la corriente de base y la de colector están relacionadas por este factor:

$$ I_c = h_ {fe} I_b $$

Cuando la corriente de base aumenta hasta el punto donde la corriente del colector no puede aumentar más, se dice que el transistor está saturado . La corriente del colector no puede aumentar más porque no puede permitir más corriente: la corriente está totalmente limitada por R1 en su diagrama, y el voltaje del emisor al colector es mínimo.

Cuando diseñamos lógica digital, no queremos simplemente saturar los transistores. Queremos saturarlos mucho. Esto proporciona un margen adicional contra las variaciones en \ $ h_ {fe} \ $, y también tiene en cuenta que para frecuencias más altas (necesarias para transiciones rápidas altas / bajas), \ $ h_ {fe} \ $ se reduce efectivamente. p>

Regla de oro: en lógica digital, diseño para una corriente de colector 15 veces mayor que la corriente base.

Así que aquí, ha seleccionado una resistencia de colector de 1kΩ. En el momento de la saturación, la tensión del emisor-colector es mucho menor que la tensión de alimentación, por lo que podemos estimar la corriente del colector como:

$$ I_c = \ frac {5 \ mathrm V} {1 \ mathrm k \ Omega} = 5 \ mathrm {mA} $$

Queremos que la corriente de base sea 1/15 de ese (0.33mA), y el voltaje a través del resistor de base será el voltaje de suministro, menos aproximadamente 0.65 V desde la unión base-emisor de Q1. Entonces:

$$ R_2 = \ frac {5 \ mathrm V - 0.65 \ mathrm V} {0.33 \ mathrm {mA}} = 13 \ mathrm k \ Omega $$

Su selección de 10kΩ está lo suficientemente cerca.

También puede escalar los valores de la resistencia, manteniendo la proporción de la corriente de base a colector, pero reduciendo la corriente general. Eso reduce su consumo de energía, pero también reduce la velocidad lógica, ya que las corrientes más pequeñas pueden cargar las capacidades parásitas con menos rapidez. Esta es una compensación entre el rendimiento y el consumo de energía que puede realizar como ingeniero.

    
respondido por el Phil Frost

Lea otras preguntas en las etiquetas