Soy nuevo en la programación para FPGA, por lo que me recomendaron usar un traductor de C / C ++ a VHDL disponible.
El problema es que hay toneladas de información y casi todos los programas buenos necesitan una licencia costosa.
Me darán un Xilinx FPGA (probablemente un Virtex-6) y así tendré una licencia válida para usar Vivado HLS e ISE. Así que ahora, mi idea sobre cómo convertir un algoritmo C al FPGA es la siguiente:
1 - Convierta el algoritmo de C a VHDL y optimícelo con Vivado HLS (ya comprendido en los tutoriales cómo hacer este paso)
2: use los archivos VHDL recién generados en ISE para generar un flujo de bits (no tengo idea de cómo hacerlo)
3 - Use Xillybus para conectar un programa C con el FPGA (con el flujo de bits) y enviar / recibir información para poder para ver las salidas.
¿Estoy en el camino correcto y me falta algún paso? Acerca del paso 2, es sencillo generar el flujo de bits en ISE o necesito muchos conocimientos sobre el reenvío de puertos.