Necesito analizar el consumo de energía usando el compilador RTL basado en el archivo VCD generado por ModelSim. Tengo dos archivos:
gcm.v (Este es el circuito principal. El nombre del módulo es "gcm")
tb.v (Este es el banco de pruebas. El nombre del módulo es "tb" y "gcm" se crea como "gcm_tb")
El comando para generar el archivo vcd está en tb.v como se muestra a continuación:
$ dumpfile ("testb. vcd"); $ dumpvars (1, testbench.gcm_tb);
Aquí está mi script para el compilador RTL:
set_attribute lib_search_path /opt/cadence/local/FreePDK45/osu_soc/lib/files
set_attribute library {gscl45nm.lib}
read_hdl -v2001 tb.v
elaborate
read_vcd -vcd_module gcm_tb -module gcm -static testb.\ vcd
synthesize -to_mapped
write -mapped > gcm_synth.v
report power -tcf_summary > power.txt
exit
El compilador RTL me da los mismos números de poder con y sin el archivo VCD. Aquí está mi resumen de poder en power.txt:
============================================================
Generated by: Encounter(r) RTL Compiler v07.10-p004_1
Generated on: Mar 28 2013 03:47:17 PM
Module: ccm
Technology library: gscl45nm
Operating conditions: typical (balanced_tree)
Wireload mode: enclosed
============================================================
Leakage Dynamic Total
Instance Cells Power(nW) Power(nW) Power(nW)
---------------------------------------------------
ccm 2963 71474.787 535247.155 606721.942
add_147_11 127 6038.327 11984.664 18022.991
a_aes 0 0.000 19505.200 19505.200
e_aes 0 0.000 26450.600 26450.600
-------------------------------------------------------
Total nets in design : 3865 (100.00%)
Nets asserted : 0 (0.00%)
Nets computed : 3862 (99.92%)
Default nets : 0 (0.00%)
Clock nets : 0 (0.00%)
Constant nets : 3 (0.08%)
Net does not have TCF asserted : 3865 (100.00%)
-------------------------------------------------------
Veo que las redes afirmadas son 0. ¿Es esta la razón por la que el consumo de energía no cambió?
¡Gracias!