¿Cómo obtener un archivo UCF predeterminado de Xilinx Virtex-5 XC5VLX110
?
No parece estar en ninguna parte. Si tengo que hacerlo por mi cuenta, ¿me dejaría saber cómo generar un archivo UCF para un Xilinx Virtex-5 XC5VLX110?
¿Cómo obtener un archivo UCF predeterminado de Xilinx Virtex-5 XC5VLX110
?
No parece estar en ninguna parte. Si tengo que hacerlo por mi cuenta, ¿me dejaría saber cómo generar un archivo UCF para un Xilinx Virtex-5 XC5VLX110?
No existe tal cosa como un "archivo UCF predeterminado" para una pieza de Xilinx. Los nombres y las funciones de los pines dependen completamente del diseño de su placa.
Use el Editor de restricciones ISE de Xilinx o PlanAhead para crear un archivo UCF.
Por ejemplo, el Virtex-5 XC5V110T
se monta en la placa Xilinx XUPV5. Esta placa es equivalente a la placa ML505: el mismo pin-out, los mismos dispositivos externos, pero un FPGA "más grande".
Todas las referencias de Xilinx relacionadas con la placa XUP5 están listadas aquí . El archivo no documentado e incompleto Master UCF Pin Restraints se puede encontrar en el mismo sitio web .
Nuestra PoC-Library se entrega con un conjunto de archivos UCF, SDC y XDC para muchas placas de desarrollo comunes, incluido Xilinx Tableros del Programa Universitario (XUP), como Atlys, ML505 o ZedBoard. Consulte la carpeta ucf/
para obtener una lista completa de los tableros compatibles.
Dividimos el archivo maestro UCF de cada placa en pequeñas porciones. Por ejemplo, está el:
Clock.SystemClock.ucf
, que contiene todas las restricciones para los 200 MHz reloj del sistema (2 pines, estándar de E / S, red de temporización y especificación de tiempo para 200 MHz), o GPIO.Button.Cursor.ucf
, que contiene los 5 botones del cursor . Además, la carpeta contiene algunos archivos UCF, necesarios para los FIFO de reloj, sincronizadores, etc. Estas restricciones no están cubiertas por los archivos UCF maestros.
¿Cómo se pueden usar estos archivos?
Adventages:
Lea otras preguntas en las etiquetas fpga xilinx ise constraints