¿Cómo obtener un archivo UCF predeterminado de Xilinx Virtex-5 XC5VLX110?

1

¿Cómo obtener un archivo UCF predeterminado de Xilinx Virtex-5 XC5VLX110 ?

No parece estar en ninguna parte. Si tengo que hacerlo por mi cuenta, ¿me dejaría saber cómo generar un archivo UCF para un Xilinx Virtex-5 XC5VLX110?

    
pregunta Carter

2 respuestas

4

No existe tal cosa como un "archivo UCF predeterminado" para una pieza de Xilinx. Los nombres y las funciones de los pines dependen completamente del diseño de su placa.

Use el Editor de restricciones ISE de Xilinx o PlanAhead para crear un archivo UCF.

    
respondido por el duskwuff
1

Por ejemplo, el Virtex-5 XC5V110T se monta en la placa Xilinx XUPV5. Esta placa es equivalente a la placa ML505: el mismo pin-out, los mismos dispositivos externos, pero un FPGA "más grande".

Todas las referencias de Xilinx relacionadas con la placa XUP5 están listadas aquí . El archivo no documentado e incompleto Master UCF Pin Restraints se puede encontrar en el mismo sitio web .

Nuestra PoC-Library se entrega con un conjunto de archivos UCF, SDC y XDC para muchas placas de desarrollo comunes, incluido Xilinx Tableros del Programa Universitario (XUP), como Atlys, ML505 o ZedBoard. Consulte la carpeta ucf/ para obtener una lista completa de los tableros compatibles.

Dividimos el archivo maestro UCF de cada placa en pequeñas porciones. Por ejemplo, está el:

  • Clock.SystemClock.ucf , que contiene todas las restricciones para los 200 MHz reloj del sistema (2 pines, estándar de E / S, red de temporización y especificación de tiempo para 200 MHz), o
  • GPIO.Button.Cursor.ucf , que contiene los 5 botones del cursor .

Además, la carpeta contiene algunos archivos UCF, necesarios para los FIFO de reloj, sincronizadores, etc. Estas restricciones no están cubiertas por los archivos UCF maestros.

¿Cómo se pueden usar estos archivos?

  1. Puede copiar todas sus interfaces de E / S necesarias en un archivo UCF propio, que crea su propio UCF maestro específico del proyecto. O
  2. Puede importar múltiples archivos UCF en su proyecto ISE de Xilinx (ISE los pasa todos al paso de traducción). Si decide que, por ejemplo, los LEDs ya no son necesarios, deshabilita el archivo UCF o lo elimina del proyecto.

Adventages:

  • Se espera que la convención de nomenclatura sea coherente en todos nuestros archivos UCF. Por lo tanto, puede implementar el mismo diseño en múltiples tableros, simplemente cambiando los archivos UCF o su archivo de diseño HDL más importante.
    Ejemplo: KC705 = > VC707 = > ZC706
  • Es posible cambiar a placas FPGA más nuevas con cambios mínimos.
    Ejemplo: ML505 = > KC705
  • Puede cambiar a plataformas FPGA alternativas.
    Ejemplo: KC705 (Kintex-7) = > DE4 (Stratix IV)
respondido por el Paebbels

Lea otras preguntas en las etiquetas