Parece que verificar un diseño es una tarea más compleja que el diseño en sí mismo y demora mucho más en realizarse. Incluso es posible que tengamos que crear el banco de pruebas muy al banco de pruebas original que prueba el DUT.
De todos modos, parece que hay mucha terminología involucrada en esto también y en este punto solo deseo saber qué es cobertura de código y especialmente cobertura funcional . Estos términos también se usan con referencia a SystemVerilog sobre el que estoy tratando de leer.
Editar:
Sólo una pregunta más aquí. ¿Qué es una "configuración" en systemverilog? El libro dice "Generar configuración: Aleatorizar la configuración del DUT y el entorno circundante". ¿Qué significa eso?