MCP3201 aclaraciones de tiempo ADC

Los datos se registran, MSB primero, al mismo tiempo que el ADC convierte la entrada. Un Convertidor de aproximación sucesiva (SAR) evalúa el MSB, luego el siguiente, y así sucesivamente el LSB. Cada bit se escupe tan pronto como está listo, por lo que la conversión se completa en el momento en que se ha eliminado la palabra completa.

Esa es la forma más rápida de usar la pieza. Si desea los primeros datos de LSB, tiene que esperar a que se convierta primero en MSB, luego siga cronometrando y los datos se repartirán al revés. Sin embargo, eso ralentiza la parte hasta aproximadamente la mitad de la primera velocidad de MSB.

Se requiere algo de tiempo extra para tomar una muestra analógica, después de que la conversión comience con la selección de chip (CS) que se está agotando, y comienza la sincronización SPI. Por lo tanto, una conversión completa de 12 bits requiere más de 12 ciclos de reloj. La muestra analógica se captura durante los dos primeros ciclos de reloj SPI.

Un problema que se debe superar es que la comunicación SPI generalmente funciona en "fragmentos" de 8 bits. Por lo tanto, para obtener una conversión de 12 bits completa , se deben transmitir dos fragmentos de 8 bits, que requieren 16 relojes. El primer fragmento contiene los cinco bits más significativos, y el último fragmento contiene siete bits menos significativos. Luego, se requiere algún software para concatenar los dos fragmentos para obtener un resultado de 12 bits. Dieciséis relojes a 1.6 MHz dan una velocidad de datos de 100 kSamples / seg.
Consulte la página 15 de la hoja de datos del microchip.

Los ADC que comparten la GND con entrada analógica y comparador analógico y entrada / salida digital tienen riesgos con problemas de rebote de rieles.

Los ADC, al implementar al mismo tiempo la decisión del comparador analógico interno y al registrar los datos, serán VULNERABLES al ruido digital que destruye la tierra analógica.

Para minimizar la eliminación de la decisión analógica, use bordes LENTOS en el reloj. Y experimentar con varios ciclos de trabajo. Si la decisión del comparador se registra al mismo tiempo que se actualiza data_out, puede estar seguro. O no.

Para minimizar las corrientes exigidas por Data_out, use 1Kohm o incluso más, ubicado directamente en el pin de datos ADC.

La figura 2-29, cerca de la región de 1MHz, sugiere que la SNR cae a 40dB (6 bits ENOB) debido a la basura en los rieles. Los bordes rápidos del reloj destrozarán los rieles.

Así es como se ve un chip:

^{simular este circuito : esquema creado usando CircuitLab}

Los contactos internos del pozo y los contactos del sustrato, individualmente, son de alta resistencia y, por lo tanto, excelentes amortiguadores para el timbre VDD / GND. Una cantidad masiva de ambos crea una resistencia BAJA y, por lo tanto, una mala amortiguación.

Ese bucle exterior AZUL debe ser evitado; Su Fring será bajo, y difícil de humedecer. Y el comparador analógico probablemente tiene un PSRR pobre en Fring.

Aquí está la respuesta espectral de la resonancia PI, el condensador más pequeño (a la izquierda) que se encuentra dentro del silicio, el inductor del medio es el marco de conexión / cable de conexión / vías, y el condensador derecho (1uF) está en la PCB. Para examinar el riesgo de DOS topes externos, he añadido otro. En la respuesta vemos picos y valles.

Enlarespuestaanterior,elsegundolímiteexternoteníasolo1milliOhmESR.Ahorahazquesea50milliOhmESR.

Ahoratenemos20dBmenosenergíamáximaqueconfundiríaelcomparadoranalógicodelADC.Ysiesta"red" fuera la red VREF, las demandas de carga del ADC durante el proceso de búsqueda binaria mantendrían el pin VREF rebotando.

A menos que diseñemos el humedecimiento. Y a menos que usemos bordes LENTOS en las señales SPI.