Estoy un poco confundido sobre cómo funciona este esquema. Parece que cuando no recibimos ningún dato (es decir, constante de 0V) desde el pin 3 en el DB-9, el transistor estará apagado y el RESET se pondrá alto como consecuencia.
Ahora, diga que la línea 3 del DB-9 va ALTA, ¿qué sucede entonces? Suponiendo que la tensión de alimentación del conector es 5V, puede resolver la tensión en la base del transistor, donde obtiene ~ 2.57V.
Ahora que el transistor está encendido, ¿cómo está bajo el nivel RESET? ¿No es que el colector de un transistor tiene polarización inversa en modo de saturación? Con eso, podemos aproximar la tensión del colector (y, en consecuencia, la tensión del pin RESET) para que sea (2.57 + 0.7) V = 3.27V.
¿Cuál es el voltaje de umbral para un evento RESET en general?
Además, ¿cuáles son los propósitos de cada uno de los diodos en este esquema? ¿Por qué es necesario tener un diodo en línea con las resistencias del pin 3? ¿Por qué hay diodos en los pines 7 y 4?