¿Cómo se obtienen las frecuencias comunes de PC (33.33 MHz, 48.000 MHz) desde 14.318 MHz?

1

Veo que muchos IC para PC utilizan un solo oscilador de cristal de 14.318 MHz (que es una frecuencia estándar de NTSC , tan ampliamente disponible en términos de partes) para generar los relojes para PCI, USB, etc. Aquí hay una tabla de uno de dichos chips, ICS932S421B .

¿Cómofuncionaesto?Estosnoparecenmúltiplosobvios.

Encontréunahojadedatosmásantigua RTM520-39 que al menos tiene una pista para 33.33 MHz (pero no para 48.000 MHz): 149/16 * 14.318 = 133.34 , que dividido por 4 da un reloj PCI decente de 33.3341 MHz. Para USB dijo que usaba 107/16 * 14.318 = 95.75 MHz y luego dividido por 2.

También vale la pena señalar aquí que los IC de PC más recientes, por ejemplo, SLG84901 , use un reloj de referencia de 25 MHz, que seguramente hace PCI Express (100 MHz) generación de reloj más simple.

    
pregunta Fizz

3 respuestas

3

Bueno, no puede obtener frecuencias exactas de 14.318, pero puede obtener aproximaciones. Por ejemplo, 14.318 * 7/3 = 33.408 y 14.318 * 10/3 = 47.727.

Puedes acercarte con fracciones más grandes. 14.31818 * 352/105 = 47.99999390476, que es 6.095238 Hz fuera de 48 MHz con un error de 6/48 = 0.125 ppm. Eso es mucho mejor de lo que será el cristal. Ahora, no estoy seguro exactamente cómo se implementaría esa proporción en el PLL. Puedo pensar en 4 posibilidades de antemano: VCO de 48 MHz, VCO dividido por 352 y referencia dividido por 105 para 136.363 kHz. VCO de 240 MHz, VCO dividido por 5 para la salida y 352 para el bucle, referencia dividida entre 21 para 681.818 kHz. VCO de 720 MHz, dividido por 15 para la salida y 352 para el bucle, referencia dividida entre 7 para 2.045454 MHz. O VCO de 1008 MHz, dividido por 21 para la salida y 352 para el bucle, referencia dividida por 5 para 2.863636 MHz.

Las otras salidas serían algo similares.

Editar: aquí hay una página para aproximar fracciones: enlace . Si coloca 3.352381378080175 (48 / 1.31818), generará una lista de aproximaciones de precisión creciente. Y 352/105 es probablemente el más razonable, ya que los términos son relativamente pequeños y el resultado es bastante preciso. Ahora, hacer un PLL de dos etapas también es posible, pero no tan sencillo como la frecuencia intermedia tiene que seleccionarse de alguna manera.

    
respondido por el alex.forencich
3

Se utilizan varias técnicas para sintetizar frecuencias utilizando un PLL . La más directa es la técnica del divisor / multiplicador de enteros. Otro es el divisor / multiplicador fraccional, pero es más complicado.

Para un cristal estándar recortado a 14.318 MHz, la técnica de síntesis de enteros puede producir una salida de 48.000 MHz dividiendo la frecuencia de entrada entre 7159 y 2 kHz. Con una salida VCO de 48 MHz dividida por 20000, también se obtiene una frecuencia de 2 kHz. La referencia dividida y el VCO dividido se utilizan para impulsar un comparador de fase que ajusta el VCO para mantenerse sincronizado con el cristal. Una solución práctica real puede muy bien usar un par de etapas de conversión ascendente para reducir el multiplicador general del VCO.

Si uno quiere ser más técnico, un "cristal NTSC" estándar sería más como 14.31818 MHz. En este caso, el diseño simplemente no es práctico porque la frecuencia del comparador de fase sería de solo 20 Hz con un divisor de referencia de 715909 y un divisor de VCO de 240000.

Enlace útil de la calculadora .

Para continuar con la idea de usar dos PLL en la serie uno, se puede comenzar con los 14.318 MHz y dividir eso entre 7159 y 2 kHz. Un VCO a 6 MHz podría operar con esto con un divisor de realimentación de 3000.

El segundo PLL podría ser una simple conversión ascendente a 48 MHz utilizando un divisor de realimentación alrededor del VCO de 8 para dar como resultado una señal de 6 MHz para comparar fase con la primera salida de VCO.

    
respondido por el Michael Karas
1

He utilizado el software CyberClocks de Cypress para ver qué sugeriría para obtener 48.000MHz de un reloj de 14.31818MHz. Su solución fue obtener un VCO de 288 MHz (en realidad 287.999963 MHz) y dividirlo por 6. Esto no es realmente exacto (como se afirma en la hoja de datos del ICS, que aún sigue siendo misterioso a ese respecto), pero es bastante bueno, con un PPM de -0.1.

ElP&LacalculadoraQparaesevalordeVCOdaP=704yQ=35.

Este704/35suenamuchomásplausiblequedividirporvariosmilesoinclusoporcientos.Sirealmentepido/fuerzoelPPMa0para48MHz,da/dicequenohaysolución.AlgunosPLLfraccionadospuedensercapacesdeesto,perodudoquealguienlohayaimplementadosoloparaUSB.

Enrealidad704/(35*6)=704/210=352/105,queesloquealex.forencichpropuso;Essolounaimplementacióndiferentedeeso.ElerrorrealdePPMparaeste es 0.127 . Supongo que eso podría ser "exacto" para algunos tipos de marketing. En realidad, si 14.31818 es solo una aproximación de 14.3 (18) = 315/22, es decir, es un período, entonces parece que esta solución es exacta . Y un poco de googlear encuentra algunas fuentes (por ejemplo, 1 o 2 ) que dicen que la frecuencia NTSC real es de hecho 315/22 MHz.

    
respondido por el Fizz

Lea otras preguntas en las etiquetas