Está bien documentado que los MOSFET de canal N son extremadamente sensibles al daño de ESD. Personalmente he matado a más de uno.
¿Los MOSFET de canal P son tan sensibles? Estoy pensando que, ya que la puerta genera electrones en lugar de hundirlos, no lo sería, pero no tengo el fondo para confirmarlo.
Esa es una pregunta cargada, así que aquí hay una respuesta cargada.
¿Importa? Por supuesto que no Debe tratar todos los semiconductores con los procedimientos adecuados de manejo de ESD y hacer que sus diseños tengan la protección contra ESD adecuada. No importa si X es más sensible que Y, ambos son sensibles y ambos requieren procedimientos de manejo y diseños adecuados.
Incluso un dispositivo que anuncia que tiene protección ESD, o incluso algo como diodos de protección ESD discretos, debe manejarse como si fuera sensible a ESD.
Recuerda: ESD hace diferentes niveles de daño. Una pieza puede ser dañada por ESD y no mostrar signos evidentes, pero en una fecha posterior esa parte dañada podría comenzar a fallar y no sabrá por qué.
Ahora, ¿hay una diferencia en la sensibilidad de ESD entre los MOSFET de canal N y P? No tengo idea. Sé que hay una gran variación en la sensibilidad entre diferentes MOSFET del mismo tipo de canal. Los MOSFET de más de 20 años son mucho más sensibles que los diseños más nuevos. Pero incluso eso no es una garantía. Me gustaría suponer que la variación entre los MOSFET del mismo tipo de canal es mucho mayor que la variación entre los tipos de canal N y P.
El punto es que no creo que la diferencia entre los tipos de canales P y N sea significativa, dado que ya existe una gran variación. Y como debería tratar todos los dispositivos semiconductores con cuidado, realmente no importa aún más.
¿Los MOSFET de canal P son tan sensibles? Estoy pensando que, dado que la puerta genera electrones en lugar de hundirlos, no sería
Un punto clave que vale la pena mencionar es que los voltajes ESD vienen en ambas polaridades, positiva y negativa. Por lo tanto, la función normal del dispositivo (si la corriente normalmente va "dentro" o "fuera" del dispositivo) no es realmente un factor. La ESD podría incluir la polaridad más "inusual" para cualquier dispositivo en particular.
Un evento EOS (Electrical Over Stress, del cual ESD es una parte) daña un dispositivo al imponer un campo eléctrico que es demasiado alto para el dispositivo. Eso en sí mismo puede ser suficiente para dañar la parte, pero una vez que la corriente comienza a fluir desde que el dispositivo se rompe, el calentamiento se convierte en el efecto dominante. GOX (Gate OXide) es el aspecto más sensible de un transistor de tipo MOS, pero las S / D y varias uniones pueden dañarse, al igual que los contactos, el cableado y la interconexión. Si no puede soportar el actual.
Si PMOS y NMOS se hacen en el mismo proceso (principalmente el GOX es del mismo espesor), entonces no hay diferencia entre la sensibilidad nativa de la Puerta a la EOS en procesos menores de 0.35u. Sin embargo, debido a las diferencias de movilidad, los transistores PMOS tienden a ser 2,5 X más grandes que los dispositivos NMOS para coincidir con la transconductancia de los dispositivos. En algunos casos, esto puede ayudar a proteger contra un evento ESD, ya que la capacitancia también es 2.5X más alta y para una transferencia de carga fija, el voltaje generado será del 40% y, por lo tanto, el campo E será del 40%. Sin embargo, hay razones específicas del proceso por las que tener un área de compuerta más grande también puede afectar al PMOS.
EOS puede dañar el dispositivo sin que se produzca un efecto visible / perceptible en el dispositivo si provoca un cambio en las condiciones de funcionamiento. Como si el GOX está comprometido pero no completamente roto.
En los dispositivos CMOS, la descomposición de GOX es principalmente lo que limita el voltaje de operación de un proceso dado y esto se escala (principalmente) de forma lineal con el grosor de GOX. Por lo tanto, un proceso más fino significa un GOX más delgado significa un voltaje más bajo. Por lo tanto, un proceso de 90 nm puede tener un GOX de 2 nm de grosor y una tensión de operación de 1.1 V. Lo que es un campo E de 500 MV / my solo el equivalente a 12 longitudes de enlace, aproximadamente, es amorfo. En ese mismo proceso, la tensión de umbral podría estar en el rango de 300 mV a 500 mV.
Si está hablando de dispositivos discretos, no tiene forma de saber si los procesos son comparables, incluso del mismo fabricante.
La EDS es un tema complejo con muchas variables en el proceso y muchos mecanismos de falla.
Como han sugerido las otras respuestas, trate todo como sensible a la EDS.