Estoy usando un MOSFET para amortiguar mis señales de un CPLD. Las señales viajan de manera externa a la PCB utilizando cables largos (de 1m a 10m) y luego regresan a la misma PCB; en realidad, los cables son el componente bajo prueba. La resistencia de extracción, R2, está situada en el lado de entrada de la PCB. Estaba sondeando mis señales cuando noté que mi tiempo de caída es muy rápido (4.4ns tiempo de caída) pero mi tiempo de subida fue de 264ns. Aquí está mi esquema del búfer:
Aquíhayalgunascapturasdemiosciloscopio:
El circuito funciona realmente bien. He tenido una unidad en pruebas a largo plazo y hasta ahora no he tenido ningún problema. Solo tengo curiosidad por lo que podría causar tiempos de subida / caída asimétricos. Mi teoría es que es porque estoy usando el MOSFET en una configuración de drenaje abierto. La resistencia de pull-up 1K reduce la velocidad del borde ascendente de la forma de onda y, si uso una resistencia más pequeña, el borde aumentará más rápido.
NOTA: ignore el sonido del borde descendente. He hecho una pregunta por separado con respecto a eso.