He estado buscando en la web la ubicación y el enrutamiento correcto de la red de los condensadores de desacoplamiento para circuitos integrados. En este ejemplo, tengo un microcontrolador pic que usa un reloj interno a 80MHZ, con las tapas de desacoplamiento colocadas cerca de él en la misma capa (arriba). La única diferencia entre ellos es la forma en que se enrutan las redes.
Este es un PCB de cuatro capas:
- ------ Señal superior -------
- ------ Plano de retorno -----
- ------ Power Plane ------
- ------ Bot Signal -------
Lo que he encontrado en mis búsquedas es que todos están de acuerdo en colocar la tapa de desacoplamiento cerca del IC y en la misma capa cuando sea posible, también si ir a planos y planos debería estar lo más cerca posible de las almohadillas de la tapa y usar como pequeño un tamaño de tapa como sea posible. pero luego, cuando se trata de hacer la conexión con las almohadillas IC, hay diferentes versiones. Por supuesto, en mi diseño tengo espacio para mover las tapas y colocarlas donde quiera.
He leído cosas como las siguientes:
- Secuenciación de las tapas, de modo que el poder llegue primero a través de la tapa y luego a un rastro al IC Pad. (Ejemplo 1)
- No hay vías entre los pines IC y la tapa para unirse con una traza, las vías deben estar en el exterior. (Ejemplo 1 y 3)
- Si hay más de un condensador de desacoplamiento, la tapa más pequeña debe estar más cerca del pin IC. (Ejemplos 1-4)
- No hay rastros entre la tapa y las almohadillas de IC cuando sea posible, siempre el método preferido es usar vías cuando se usan los planos de energía. (ejemplo 4)
Espero que alguien pueda iluminar este tema.
Si escogiera uno, sería el Ejemplo 4. Las tapas se invierten, las vías opuestas se cierran, lo que debería minimizar el bucle de inductancia.
