Estoy realmente desconcertado por un problema de síntesis de FPGA en Xilinx ISE.
Precisamente, me llevó una larga hora descubrir por qué un mismo diseño RTL (conjunto de archivos VHDL) funciona como un encanto en un tablero utilizando un script de síntesis, mientras que el segundo no produce un comportamiento correcto. No he visto ningún mensaje de error, ni advertencias de diferenciación.
La diferencia radica en las opciones de bitgen:
- -g binario: Sí
- -g DriveDone: yes -g StartupClk: Cclk
Solo funciona el segundo conjunto de opciones.
¿Podría darme más información sobre estas dos líneas?
Gracias