Preguntas simples sobre el sincronizador

2

1) Para la tabla 1 de documento de Berkeley , por qué "La entrada debe ser válida durante al menos dos períodos de reloj en el nuevo dominio". ?

La explicación:

  

el ancho del pulso de entrada debe ser mayor que el período del reloj del sincronizador más el tiempo de espera requerido del primer flip-flop del sincronizador. El ancho de pulso más seguro es el doble del período de reloj del sincronizador.

¿Alguien podría decir por qué tiene que ver con tiempo de espera del primer sincronizador flip-flop?

2) Para el sincronizador de pulsos o lo que conocemos como sincronizador de alternancia, no entiendo la explicación resaltada en amarillo que se ofrece a continuación:

  

Una restricción de un sincronizador de impulsos es que los impulsos de entrada deben tener una separación mínima entre impulsos igual a dos períodos de reloj del sincronizador.

     

Este problema es más grave cuando el período de reloj del pulso de entrada es mayor que el doble del período de reloj del sincronizador

    
pregunta kevin

1 respuesta

1

La señal de entrada debe ser estable para evitar problemas con la estabilidad meta. Considere el diagrama de tiempo tomado de este artículo : C1 y A están en su dominio de reloj de origen y C2 y B están en su dominio de reloj de destino. Si los bordes del reloj violan las restricciones de tiempo, es posible que el flip-flop B no detecte la entrada A alta. Si A cambia antes del próximo borde C2, la señal de A alta se perderá. Esta es la razón por la que necesita mantener A estable durante dos períodos de reloj.

    
respondido por el user110971

Lea otras preguntas en las etiquetas