Así que estaba escribiendo un verilog en quartus y preguntándome por qué diablos se estaba portando mal.
Finalmente, descubrí que el problema eran algunas constantes en las que había usado inadvertidamente una marca inversa en lugar de una comilla simple. Por ejemplo, tuve "32'hdeadbeef" en lugar de "32'hdeadbeef"
Lo que me sorprende es que este compilado, ¿encontré un error en el quartus? ¿Es esto un poco oscuro de sintaxis verilog? Si es así, ¿qué significa?