¿Es posible intercambiar cables en el bus de datos entre la CPU y la memoria DDR3 x16 para la optimización de enrutamiento?
Entonces, ¿las líneas de datos dependen del orden correcto?
Por ejemplo, conecte DQ0 en la CPU a DQ1 en la memoria y DQ1 en la CPU a DQ0 en la memoria.
Personalmente creo que esto es posible, pero no estoy seguro.
(Acerca de los cables de dirección, está claro que no se pueden intercambiar, porque el bus de direcciones también se usa como comando)
Intercambio de bits y bytes permitido para DDR2 y DDR3:
Además, todas las señales de comando y dirección no deben intercambiarse.
LPDDR2 presenta una función de registro de modo, pero parece que nadie lo usa. Sin embargo, si desea poder usarlo, el primer byte de datos debe enrutarse directamente. En DDR3, la función de registro de modo se utiliza a través del bus de direcciones, por lo que no tiene que preocuparse.
Finalmente, algunos controladores de memoria requieren la fijación de algunos pines, por ejemplo, con Freescale i.MX6. Así que lea la hoja de datos y las notas de aplicación de su controlador de memoria para asegurarse de lo que tiene permiso y no dude en ponerse en contacto con el fabricante.
Lecturas adicionales: enlace
Absolutamente posible en caso genérico. Hemos hecho lo mismo con DDR3 RAM y el procesador atómico Intel. A menos que hiciéramos barajando el orden de los bits de datos, no había manera (IMHO) de completar el enrutamiento óptimo en 6 capas.
Los bits se barajan mientras se almacenan en la RAM, pero desde el punto de vista del procesador, permanecerán intactos.
Cuidado debe tomarse, si la memoria es un recurso compartido.
Como se señaló en otras respuestas, se permite el intercambio de bits dentro de un byte, pero en DDR3 debe tener mucho cuidado si está utilizando nivelación de escritura .
La nivelación de escritura puede facilitar el diseño de DDR3 significativamente si se usa correctamente, pero un inconveniente es que al menos un bit designado (generalmente el bit 0 en un byte) no se puede intercambiar.
El bit que se usa debe evaluarse tanto para el controlador como para el dispositivo DDR3 y, por lo general, se encuentra en la hoja de datos del DDR3 y, por lo general, en la referencia o el manual del usuario de un procesador o controlador.