Tengo que integrar un oscilador de reloj dentro de mi bloque lógico para propósitos de diseño. No es una opción dejar este bloqueo y solo traer el puerto del reloj. ¿Hay alguna manera de definir una red interna como un reloj para otros submódulos? Lo único que quiero es usar el puerto de salida del osicllator (que en sí mismo es un submódulo integrado) como mi reloj para el resto del diseño. ¿Alguien tiene ideas sobre cómo se hace esto?
Lo que he hecho en mis diseños es
create_clock -name CLOCK_INT -period 47 [get_pins OSCILLATOR_INSTANCE/CLKPORT]
Si la memoria me sirve correctamente (y revise la guía de DC para estar seguro), el objetivo del comando create_clock debe ser un "objeto pin" y no solo el nombre del pin. El comando get_pins devuelve un objeto pin, y si especifica el pin exacto como argumento, no requiere ningún filtro adicional.
Lea otras preguntas en las etiquetas digital-logic vhdl synthesis