Reinicie la configuración de FPGA sin reprogramar

Si desenchufa el módulo SDRAM DDR3, la configuración dentro de la cual se pierde el módulo. Después de que la SDRAM DDR3 se vuelva a conectar, la RAM se debe reinicializar. Por ejemplo, la latencia CAS deseada y la longitud de ráfaga deben configurarse (¡dentro del módulo!) Y el DCM (del módulo) se reinicia (si se usa).

Esta configuración la realiza el controlador de memoria, generalmente después del encendido o reinicio. Las placas FPGA de Xilinx, etc., típicamente tienen un botón CPU_RESET (o similar) para afirmar un reinicio de todo el sistema basado en Microblaze. Si presionar este botón ayuda, también puede activar la señal adjunta para reiniciar el sistema. EDIT : simplemente reiniciar Microblaze no es suficiente, el controlador de memoria también debe reiniciarse.

El solo reinicio del controlador de memoria también podría ser una opción, si se puede acceder a la señal de reinicio apropiada en su diseño. Pero, el estado del sistema operativo / aplicación normalmente se perdería de todos modos.

El FPGA se puede reiniciar asignando el conjunto / reinicio global (GSR). Este "pin" se asigna automáticamente después de la configuración por el FSM de configuración y puede ser asignado por el componente STARTUP_* .

De la Guía de la biblioteca Virtex HDL:

  

Este elemento de diseño se utiliza para conectar los pines y la lógica del dispositivo a la señal de configuración / reinicio global (GSR), el Global   Tristate (GTS) enrutamiento dedicado, las señales de configuración interna o los pines de entrada para la PROM SPI si es un SPI   PROM se utiliza para configurar el dispositivo. Esta primitiva también se puede utilizar para especificar un reloj diferente para el dispositivo   secuencia de inicio al final de la configuración del dispositivo, y para acceder al reloj de configuración a la lógica interna.