La imagen a continuación es la versión más detallada de su organización de matriz de memoria NAND FLash en la pregunta. La matriz de memoria flash NAND se divide en bloques que, a su vez, se subdividen en páginas . Una página es la granularidad de datos más pequeña que puede abordar el controlador externo .
La imagen de arriba es la Figura 2.2 "Una matriz de memoria flash NAND" de: Vidyabhushan Mohan . Modelado de las características físicas de la memoria flash NAND . Tesis de maestría. Universidad de Virginia, Charlottesville. Mayo de 2010.
Para realizar una operación del programa , en otras palabras, escribir " 0 " en las celdas deseadas, el controlador de memoria externo debe determinar La dirección física de la página a programar. Para cada operación de escritura, se debe elegir una página válida gratuita porque NAND flash no permite la operación de actualización en el lugar. El controlador luego transmite el
comando de programa , los datos a programar y la dirección física de la página al chip.
Cuando llega una solicitud de una operación del programa desde el controlador, se selecciona una fila de la matriz de memoria ( correspondiente a la página solicitada ) y los cierres en la < strong> page buffer se cargan con los datos que se escribirán. SST se activa mientras que GST está desactivado en la unidad de control. Para que se produzca un túnel de FN , se necesita un campo eléctrico alto a través de la puerta flotante y el sustrato. Este alto campo eléctrico se logra configurando la puerta de control de la fila seleccionada a un
alto voltaje Vpgm , y desviando las líneas de bits correspondientes a "0" lógico a tierra .
Esto crea una gran diferencia de potencial a través de la puerta flotante y el sustrato, lo que hace que los electrones salgan del sustrato a la puerta flotante. Para la programación " 1 " (que es básicamente no programable), la celda de memoria debe permanecer en el mismo estado que antes de la operación del programa. Si bien se adoptan diferentes técnicas para evitar la tunelización de electrones para tales células, asumimos que la autoestima
Programa de inhibición de funcionamiento.
Esta técnica proporciona el voltaje de inhibición del programa necesario al conducir las líneas de bits correspondientes al " 1 " lógico a Vcc y al encender SSL y desactivación de GSL . Cuando la línea de palabras de la fila seleccionada se eleva a Vpgm , la capacidad de la serie a través de la puerta de control, la puerta flotante, el canal y el volumen se acoplan, aumentando el canal.
Potencial de forma automática y evitando la tunelización FN.
Esta información se tomó y resumió de aquí y se pueden encontrar más detalles sobre la programación de la memoria Flash NAND fuente también.
