Estoy a punto de escribir una pila TCP / IP en Verilog. Pensé que esto era algo relativamente común y que las implementaciones estarían fácilmente disponibles en línea.
La búsqueda obvia de Google para una implementación de TCP / IP en Verilog no apunta a muchas soluciones. ¿Hay implementaciones de TPC / IP listas y probadas escritas en Verilog para FPGA?