Tengo un multiplicador de 54 * 54, quiero encontrar el retardo de la ruta crítica. ¿Cómo voy? ¿Debo cronometrar el módulo para encontrar el retardo?
Tengo un multiplicador de 54 * 54, quiero encontrar el retardo de la ruta crítica. ¿Cómo voy? ¿Debo cronometrar el módulo para encontrar el retardo?
Si se trata de un multiplicador combinatorio, no necesitará cronometrarlo.
Pero la forma más fácil de restricción de tiempo es el período del reloj, por lo que debe crear una instancia del multiplicador con registros en cada entrada y salida, todos con reloj del mismo reloj. Especifique la frecuencia de reloj requerida, sintetice el diseño y ejecute el análisis de tiempo estático (STA) en el resultado.
El informe de análisis de tiempo debe indicar la ruta crítica e informar su velocidad, indicando si se cumplió o no su objetivo de velocidad. También debe indicar el retraso introducido por cada elemento lógico y la interconexión en la ruta crítica, para ayudarlo a decidir cómo mejorar su velocidad si es necesario.
Después de la síntesis, este informe es una estimación (generalmente bastante buena). Para obtener resultados completamente precisos, debe colocar y enrutar el diseño sintetizado y ejecutar STA en el diseño enrutado.
Lea otras preguntas en las etiquetas digital-logic verilog