error de superposición en Eagle CAD

Navega tus respuestas
4

Soy un nuevo usuario de Eagle y creé una pieza SOIC con una pequeña almohadilla térmica en el medio. La almohadilla está en la parte inferior y en las capas superiores de cobre. La almohadilla inferior es puramente para soldar conveniencia. Es fácil soldar la almohadilla calentando la almohadilla inferior con su soldador.

La placa tiene 2 capas y la de abajo es toda la GND. He adjuntado una imagen aquí.

El fabricante dice que debo extender la almohadilla térmica más allá del IC y poner algunas vías para que el calor se transfiera a un plano más grande. Puse estas vías y las nombré GND, pero sigo recibiendo un error de "Superposición". ¿Por qué es esto?

También todas las coladas de cobre se crean con anchuras nulas porque me dieron un mejor control sobre el relleno y ahora obtengo "Errores de ancho". ¿Cómo resuelvo estos?

    
pregunta hpb

2 respuestas

2

Hay una opción DRC (Clearence - > Same Signals - > SMD-VIA) que verifica la distancia entre las almohadillas VIA y SMD, incluso si se conectan a la misma señal. Esta es probablemente la razón por la que recibe el error OVERLAP.
Como solución alternativa, puede establecer esta restricción en 0. Pero debe considerar colocar los VIA dentro del diseño de su paquete, ya que el DRC ignorará la regla de distancia mínima en ese caso.

    
respondido por el Rev1.0
0

También tengo errores de superposición en mi PCB, PERO es porque no usé .sch para crear .brd (pcb "dibujado" directamente colocando partes y conectando almohadillas) PERO todos los componentes SMD (resistencias / condensadores en 0805 y 1206 y pocos transistores SOT-23) los electrodos de soldadura consiguen errores de superposición porque las redes simplemente están "atravesando" (sobre), solo hay una conexión "óptica" pero con el comando "mover" se puede mover Las piezas de SMD se mueven sin mover las redes que deberían estar conectadas a las almohadillas correspondientes.

Sé que si utilizara primero .sch que las líneas amarillas "sin enrutar" alrededor de esas partes de smd, bueno, esas amarillas ESTÁN conectadas en esas almohadillas tal como deberían estar las redes de mi capa inferior, pero incluso cuando elegí la mejor cuadrícula visible (0,00025 pulgadas) y el zoom completo. Simplemente no puedo colocar mi capa inferior (16) "cable" en el mismo lugar donde la capa amarilla (19) sin enrutar comienza a hacer una conexión real. perdón bcs my english:)

    
respondido por el Mile-NS

Lea otras preguntas en las etiquetas

Problema al modelar la unión BE del transistor NPN en LTSpice ¿Procedimiento para determinar experimentalmente la capacidad de desacoplamiento?