cómo implementar una pantalla estéreo de bajo número de pines (FPGA)

4

Necesito diseñar un par TX / RX que funcione como un HDMI 1.4 3D, para un HUD propietario. Las señales de origen son 2 salidas TFT distintas en RGB, y los receptores también son dos OLED separados, y un audio estéreo también debe transferirse en el mismo cable, pero tiene una prioridad más baja.

El propósito es reducir la cantidad de pines del conector del cable.

Las señales LVDS en Xilinx spartan 6 podrían transferirse en el sentido de GTP (PCIe) o SelectIO (TM) a través de IOB. La estimación del ancho de banda es de unos 600Mb / s en XVGA (línea única).

¿Debo crear un SerDes para agrupar la señal DVI (HDMI) en PCIe o compilar algo desde cero?

Gracias por su lectura y su comentario es valioso.

    
pregunta einzeln00

2 respuestas

1

Como dijo Martin, una implementación de Aurora es eminentemente factible. También se puede hacer con un solo par diferencial vs 4 pares para una implementación dvi. Los requisitos de reloj para los transceptores gtp pueden ser bastante estrictos y la sincronización del video puede plantear algunos desafíos, así que asegúrese de comprender ug386 y cualquier otra guía del usuario de Xilinx aplicable.

Un par de transmisores y receptores hdmi funcionará para usted y podría ser más simple que una solución basada en transceptor. Hdmi es solo dvi con algunos extras que usted no agrega Ned, generalmente los transmisores y receptores hdmi son compatibles con versiones anteriores de dvi. Ambos se basan en enlaces seriales TMDS, 3 datos y 1 reloj (4 pares diferenciales). Cuando controla ambos extremos del enlace, siempre y cuando cumpla con los requisitos básicos de los estándares dvi para las señales de tiempo (de, hsync, vsync), puede enviar la resolución que necesite. No es necesario que sea una resolución de video estándar.

Otra solución potencial es usar el enlace de cámara usando los bloques de iserdes y oserdes en spartan 6.

Con cualquier solución, tendrá que asegurarse de que los diseños de cables y placas tengan las características de integridad de señal necesarias.

    
respondido por el davidd
1

La agregación de video RGB 4: 4: 4 con otros datos a la baja Aurora es eminentemente factible. Tendrá que multiplexar los datos usted mismo: cree un envoltorio simple que tenga un encabezado que indique el tipo y la longitud de los datos, y luego empaquételo usted mismo. También recomendaría poner una suma de comprobación muy simple o CRC al final de cada paquete. Este no es un detector de errores de tipo "comunicaciones correctas" rigurosos, pero es una buena manera de detectar el tipo de errores gruesos "Uy, culpa mía" en su código HDL o en el software de análisis. Cosas como los FIFO que se leen mientras están vacíos, los bytes que se eliminan, las longitudes de trama se informan incorrectamente, etc.

    
respondido por el Martin Thompson

Lea otras preguntas en las etiquetas