El generador sinusoidal de sincronización bloqueada cubre tres décadas con baja distorsión

4

Estoy trabajando en mi primer proyecto en diseño analógico / de tableros, y aunque conozco una gran cantidad de teoría en electrónica, me falta experiencia práctica.

Necesito un generador de onda sinusoidal exacto, y alguien sugirió mirar esto:

enlace

  1. En primer lugar, ¿puedo confiar en que este diseño funcione como está?

    Esto parece ser lo que estoy buscando en términos del rango de frecuencia de salida, pero tengo algunas preguntas sobre su funcionamiento

  2. De su descripción, creo que la entrada es una onda cuadrada y la salida es una onda sinusoidal que es 1/64 de la frecuencia de la onda cuadrada. ¿Es correcto?

  3. ¿Cuál es el punto del PLL + VCO (el primer IC) del diseño? ¿Por qué no alimentar la onda cuadrada directamente en el divisor de frecuencia?

pregunta David

1 respuesta

6

1) No veo por qué no. El artículo tiene el nombre del fabricante, mucho más reputado que "alguien fuera de Internet". Sin realmente construirlo o simularlo, o hacer cálculos en torno a los valores de R2 / 3 C2 (el único bit que no está 'obviamente bien'), este tipo de internet (yo) piensa que todo parece perfectamente plausible, el concepto y el diagrama de bloques son sonido

El hecho de que den cifras de distorsión en función de la frecuencia sugiere que se ha simulado y construido, y funciona. Se sabe que se producen errores en las hojas de datos, pero con este circuito simple y los resultados de rendimiento, sería demasiado prudente suponer que algo estaba mal en esta etapa.

2) No. La entrada a todo el circuito es una señal a la frecuencia de salida deseada. La señal de salida se sincroniza con la señal de entrada.

3) 'La onda cuadrada' no existe externamente, es generada por el PLL digital que comprende el 4046 y el 4060.

El IC del filtro de capacitor conmutado necesita la onda cuadrada de 64x como su entrada de reloj. Elimina todos los armónicos de la onda cuadrada 1x en su entrada de señal.

Habiendo dicho que el circuito se ve bien, es bastante fácil desordenar las cosas cuando lo construyes. Basándose en el tablero de pruebas, es fácil realizar un cableado incorrecto y hacer explotar esos circuitos integrados CMOS con estática. Cuando se coloque en un tablero, asegúrese de que el reloj de 64x no se encuentre cerca de la salida analógica, de lo contrario, obtendrá la captura. La forma más fácil de obtener un terreno limpio es usar un plano del suelo. Mantenga el plano sacrosanto, no lo triture en una cortina de encaje al pasar 'solo uno, está bien entonces, solo uno más' rastrearlo.

La hoja de datos 297 afirma que funcionará hasta la esquina de 0.1Hz. Como el diseño completo solo reclama una frecuencia mínima de 20Hz, esto es todo lo que debe esperar. Probablemente, la limitación sea el filtro PLL R2 / 3 C2, por lo menos necesitarías aumentar el valor de C2 para frecuencias más bajas, sin embargo, el circuito responderá más lentamente.

    
respondido por el Neil_UK

Lea otras preguntas en las etiquetas