FETs: ¿Cuándo son importantes la capacitancia de entrada y la carga de la puerta?

  

me pregunto si estos dos caracteres son importantes incluso si el FET es   solo se usa realmente en un circuito de CC, "casi siempre encendido".

Probablemente no sea una gran preocupación, pero si interrumpe una corriente de carga de varios amperios y enciende o apaga el MOSFET demasiado lentamente (100 ms podría ser demasiado lento), el MOSFET puede entrar en una situación de fuga térmica debido a que El voltaje de la fuente de la puerta está por debajo del umbral de ZTC. ZTC significa "coeficiente de temperatura cero".

Lo que sucede es que cuando la compuerta alcanza un voltaje lo suficientemente bajo, el MOSFET intentará tomar corrientes de drenaje excesivas y esto podría salirse de control. No estoy diciendo que este sea el caso en la gran mayoría de las aplicaciones, por supuesto. Las aplicaciones como el intercambio en caliente y los eFuses tienden a ser vulnerables. Los generadores de corriente constante también son vulnerables.

A la mayoría de los ingenieros se les enseña que los MOSFET no tienen "el coeficiente de temperatura incorrecto" pero todos tienen esta "característica" cuando el voltaje de la puerta está por debajo de un cierto umbral: -

El punto ZTC es donde está el círculo rojo. Ocurre tanto con los MOSFET de baja potencia como con los de alta potencia (como el dispositivo anterior). Los puntos en el gráfico debajo de un voltaje de compuerta de aproximadamente 3.8 voltios es donde el coeficiente de temperatura puede causar un escape térmico.

Por lo tanto, si tiene una capacitancia de compuerta excesiva y activa la compuerta a través de una alta resistencia, podría provocar un desbordamiento térmico.

Una respuesta en miniatura es;

Es importante cada vez que (Rs + Rg) * Ciss excede / se aproxima a su tiempo de subida / caída de puerta esperado.

La relación RdsOn de etapa a etapa también depende de dV / dt

Dado que Coss * RdsOn tiende a ser constante para una familia dada y especificaciones de voltaje, y Ciss se correlaciona con Coss a medida que se reduce R carga, R Gate debe reducirse para que haya una relación óptima y, por lo tanto, un número de etapas al pasar de 1 mA de corriente de entrada dinámica decir 1kA. Cuando la velocidad importa, la relación de Rdson se reduce en 100: 1 para cada etapa del piloto. Cuando no importa mucho, puede ser 5000: 1, por lo que es obvio que debe determinar la tasa de movimiento de carga para cada etapa.

Aquí, emplean con éxito los Coss no lineales de MOSFET de potencia para conmutar por software para aumentar la eficiencia de un convertidor: Optimización de la eficiencia de un automóvil Convertidor bidireccional CC / CC bidireccional

Para relaciones VDD / Vt bajas, el ideal es 2.718.

Para Vdd / Vt alto, el ideal es 5 o más alto.

===================================

Varios libros ofrecen la derivación para bajos índices VDD / Vt.

Sin embargo, fue sorprendente intentar (2.718) mientras se optimizaba una cadena de inversores para impulsar enormes líneas de reloj a un alto VDD. El circuito que heredé era claramente de la naturaleza 1: 5: 25: 125, y tuve que enfrentarlo. Finalmente, un párrafo en "Diseño de circuito analógico en modo actual" por Tomazou dio cierta claridad.

La razón tiene que coincidir con la velocidad de giro a través del punto medio de la forma de onda (que discuten otras respuestas). Toma tiempo alcanzar el punto medio (en cuyo momento el inversor CMOS descendente también estará girando rápidamente pero aún no ha alcanzado su propio punto medio, porque la velocidad del movimiento de energía es finita). Por lo tanto, cada inversor CMOS agrega demora debido a la necesidad de desplazarse hasta el punto medio; minimizar el # de inversores da un retraso mínimo.

Para proporciones grandes de VDD / Vt, la tasa de variación es un gran problema.

Para pequeñas relaciones VDD / VT, la necesidad de exceder Vt es una gran parte del retraso.

[No estoy seguro de que esto haya llevado a la claridad]