¿Cómo encontrar el mínimo entre las variables con las variables excluyentes que tienen valores cero en Verilog?

Tengo 6 nombres de variables D1, D2, D3, D4, D5, D6. Quería encontrar el mínimo entre ellos pero excluyendo los ceros si los hubiera.

Hice lo mismo en MATLAB usando el siguiente comando:

D=[D1,D2,D3,D4,D5,D6];              
D = D == min(nonzeros(D))   

Quería hacer lo mismo en Verilog. Soy capaz de encontrar el mínimo en Verilog pero enfrentando el problema de cómo excluir variables que tienen valores cero.

Por ejemplo (pseudo-código):

If input: D1=23, D2=0,D3=89,D4=12,D5=65,D6 =88;                 
Then minimum= 12(D4): before sorting it do not include D2.                         

Por favor da algunos consejos.