¿Es correcta la salida de datos de este ADC? (LTC1273BCN) [cerrado]

Descargo de responsabilidad: dado que no ha podido agregar un esquema ni siquiera haber explicado qué pines exactos se están probando, mi respuesta se basa en parte en suposiciones.

  

¿Por qué el período en el que la forma de onda debe estar entre 1 V y VREF (2.4)?

Las señales que sondeaste se dirigen claramente a 0,4 V para una lógica baja y a 4 V para una lógica alta. La señal también cae periódicamente lentamente a un nivel intermedio de 1.6 V (no 2.4 V, VREF no tiene nada que ver con eso).
Esto se denomina tri-estado , donde el ADC deja de activar o desactivar las salidas cuando no se le solicitan datos, en lugar de eso, las líneas de datos flotan en un estado de alta impedancia. Esto permite al diseñador, por ejemplo, conecte varios ADC a los mismos pines del microcontrolador sin que se "peleen" entre sí.

• /CSsignifica"inicio de conversión". Conducir esta línea baja comienza una nueva conversión de analógico a digital.
• / RD significa "leer datos". La conducción de este nivel bajo permite que los controladores de salida de la línea de datos, conduciendo este estado de tres estados a las líneas de datos a un estado de alta impedancia.
• / BUSY es controlado por el ADC cuando una conversión de AD está en progreso.
• HBEN es para seleccionar qué bits leer cuando se usan solo 8 líneas de datos. Cuando se activa, las 8 salidas más bajas (7 ... 0) se reemplazan por los 4 bits más altos (11 ... 8).

En cuanto a por qué la traza amarilla cae al suelo, mientras que la traza azul contiene datos y viceversa, no tengo idea. No hay suficiente información en tu pregunta.