¿Cuál es la interpretación correcta entre estas dos líneas:
cable [2: 0] w = SW [17:15] = {SW [17], SW [16], SW [15]}
cable [2: 0] w = SW [17:15] = {SW [15], SW [16], SW [17]}
Cuando llame a w [0], ¿obtendré SW [15] o SW [17]? Esto me está causando mucha confusión al tratar con los circuitos.
La interpretación correcta es
w[2] = SW[17]
w[1] = SW[16]
w[0] = SW[15]
Es simple, estás definiendo los puntos finales de una secuencia. Luego construye la secuencia internamente y les asigna uno por uno.
w[2:0] is the same as {w[2], w[1], w[0]}
w[0:2] is the same as {w[0], w[1], w[2]}
SW[13:10] is the same as {SW[13], SW[12], SW[11], SW[10]}
SW[4:7] is the same as {SW[4], SW[5], SW[6], SW[7]}
Lea otras preguntas en las etiquetas fpga verilog programming programmable-logic intel-fpga