¿Cómo se relaciona la interfaz Xilinx MIG AXI con el pinout DDR PHY?

Question

¿Cómo se relaciona la interfaz Xilinx MIG AXI con el pinout DDR PHY?

#1 de markt (1 votos)

-1

En la parte inferior de la página 156 de UG586 puedo entender cómo se asigna la dirección de usuario a la salida de PIN de PHY. Sin embargo, no puedo entender la página 155 del mismo manual. ¿Cómo se asigna el espacio de direcciones de Microblaze de 32 bits a la salida de pin PHY? Digamos que uso la interfaz MIG AXI y asigno MIG al rango de direcciones 0xC0000000 a 0xFFFFFFFF. Luego, si leo, digamos la dirección 0xC0000000, ¿qué columna / fila / banco / rango de direcciones se enviarán a la PHY?

¿Alguien podría ayudarme con esto? Gracias de antemano!

memory xilinx ddr

pregunta Arash Fotouhi

1 respuesta

Lea otras preguntas en las etiquetas memory xilinx ddr

La instalación CAN a 1 Mbit / s necesita transferir 1024 bytes ¿Cómo construir un circuito que pueda grabar y reproducir nuestra voz?

score 1 · Answer 1

En su ejemplo, cada dirección física en el DDR tiene un desplazamiento lineal de 0xC0000000 con respecto al espacio de direcciones de la CPU. Aparte del desplazamiento, hay una correlación de 1 a 1 entre el espacio de direcciones de la CPU y el espacio de direcciones del DDR. Si la CPU lee 0xC0000000, la DDR lee desde 0x00000000; si la CPU lee 0xD00003F8, la DDR lee desde 0x100003F8.

La dirección exacta de la columna / fila / banco depende de la DDR que use y de la configuración de la PHY. Desde el punto de vista de la CPU, las características de la capa física son irrelevantes, es solo "RAM" en lo que a esto respecta.

¿Cómo se relaciona la interfaz Xilinx MIG AXI con el pinout DDR PHY?

Publicaciones recientes del blog

1 respuesta