He buscado en este tema, pero no puedo encontrar ninguna respuesta específica a esto. Así que necesito algunas respuestas específicas.
He buscado en este tema, pero no puedo encontrar ninguna respuesta específica a esto. Así que necesito algunas respuestas específicas.
Un ciclo de tiempo es una marca del reloj de la CPU central. Un ciclo de máquina es lo que hace la máquina de estado interna de la CPU en ese momento.
Este documento lo explica todo en detalle
Básicamente los ciclos de la máquina son:
El primero, Opcode Fetch, se describe como:
Cada operación de lectura o escritura Constituye un ciclo de máquina. Las instrucciones de 8085 requieren 1–5 ciclos de máquina que contienen 3-6 estados (relojes). El primer ciclo de la máquina de cualquier instrucción es siempre una Op. Ciclo de obtención de código En el que el procesador decide la naturaleza de la instrucción. Es de al menos 4 estados. Puede subir a 6 estados.
... continúa más tarde ...
El proceso de operación de obtención de código de operación requiere un mínimo de ciclos de 4 horas \ $ T_1 \ $, \ $ T_2 \ $, \ $ T_3 \ $ y \ $ T_4 \ $ y es el primer ciclo de máquina (M 1) de cada instrucción.
... y otro buen fragmento que describe la relación más ...
Es bien sabido que un ciclo de instrucción consta de muchos ciclos de máquina. Cada maquina El ciclo consta de muchos periodos de reloj o ciclos, llamados estados T El primer ciclo de la máquina (\ $ M_1 \ $) de Cada ciclo de instrucción es el ciclo de búsqueda de código de operación. En el ciclo de recuperación de código de operación, el procesador viene Conocer la naturaleza de la instrucción a ejecutar. El procesador durante (\ $ M_1 \ $ ciclo) pone el programe el contenido del contador en el bus de direcciones y lee el código de operación de la instrucción a través de la lectura proceso. Los ciclos de reloj \ $ T_1 \ $, \ $ T_2 \ $ y \ $ T_3 \ $ se utilizan para la operación de lectura de memoria básica y la \ $ T_4 \ $ clock y beyond se utilizan para su interpretación del código de operación. Basado en estas interpretaciones, El μP llega a conocer el tipo de información / datos adicionales necesarios para la ejecución del la instrucción y, en consecuencia, continúa con el ciclo de 1 o 2 máquinas de lectura y escritura de memoria.
Para que el ciclo de la máquina tome 4 (mínimo) ciclos de tiempo.
Me encontré con esta vieja pregunta; ya que es algo que he examinado en detalle, podría responder a pesar de su edad.
La división de la ejecución del procesador en ciclos de máquina (ciclos M) y estados de tiempo (estados T) se remonta al Intel 8008 ( hoja de datos ). La idea es que un ciclo de máquina corresponda a un acceso de memoria. Cada acceso a la memoria requería múltiples ciclos de reloj, cada uno correspondiente a un estado T. P.ej. Durante T1 y T2 la dirección se envía a la memoria. El byte se recupera de la memoria en T3 y la instrucción se ejecuta en T4 y T5. La memoria externa supervisa los estados T para que sepa qué hacer en cada período de reloj. (La información del estado es tan importante que usó 3 de los 18 pines del 8008).
Algunas instrucciones realizan múltiples accesos a la memoria (por ejemplo, obtener instrucciones, leer datos), por lo que tienen múltiples ciclos de máquina. Algunos ciclos de la máquina no usan todos los estados T o tienen estados T adicionales (por ejemplo, esperando la memoria o manejando una interrupción). Un ciclo de la máquina también puede corresponder a algo distinto al acceso a la memoria, por ejemplo. Acceso de E / S.
Para resumir: una instrucción tiene múltiples ciclos M Cada ciclo M consta de varios estados T, cada uno correspondiente a un ciclo de reloj.
Esta estructura de M ciclos y estados T persistió en los descendientes del 8008: 8080, 8085 y Z-80. Cuando x86 introdujo la búsqueda previa de instrucciones, los ciclos M se volvieron menos relevantes, aunque los estados T persistieron por un tiempo.
He diseñado el Z-80 por ingeniería inversa, y la implementación interna del chip está totalmente diseñada alrededor de los ciclos M y T estados. Las instrucciones pueden tener secuencias complejas de ciclos M y estados T de longitudes variables. Los contadores de anillo realizan un seguimiento del ciclo M actual y el estado T. Las señales del ciclo M y el estado T se introducen en compuertas complejas para generar las señales de control interno en el momento adecuado.
Otros procesadores pueden usar modelos totalmente diferentes. Por ejemplo, el 6502 usa estados internos T0 a T6 pero no tiene la idea del ciclo M.
Lea otras preguntas en las etiquetas microprocessor