Encuentre la frecuencia de reloj máxima a la que se puede operar el contador en la figura siguiente. Suponga que el retraso de propagación a través de cada flip flop y cada compuerta AND es de 10 ns. También asuma que el tiempo de configuración...
Cuando tengo un datalogger y quiero sincronizar un archivo de video con la grabación, ¿cuál sería un método fácil? Tanto el registrador como la cámara tienen un reloj interno, pero es posible que no estén configurados exactamente al mismo tiempo...
Estoy viendo (los millones de) reguladores disponibles para un proyecto en el que la placa será una placa anfitriona para un Gumstix Dual Cortex A9. Esto puede sacar bastante corriente al máximo, así que calculé 2.5A por un poco de margen de man...
Por lo tanto, he estado leyendo sobre la inclinación del reloj. Me di cuenta de que el sesgo del reloj puede ser increíblemente útil, en el sentido de que el sesgo positivo se puede usar para acelerar el circuito al aumentar la frecuencia del re...
Actualmente estoy construyendo un regulador de potencia de seguimiento de punto de máxima potencia (MPPT) de alto voltaje de 10W (~ 50V-100V) para fines educativos. Por el momento, la salida está vinculada a una carga. Las cosas funcionan bien y...
Diseñe un contador: 12-10-8-6-4-2-0-1-3-5-7-9-11 utilizando D Flip Flop.
Mi primer enfoque es diseñar un contador 8 - 6 - 4 - 2 - 0 - 1 - 3 - 5 - 7 - 9 - 8 - 6 ... y mostrarlos en el LED de 7 segmentos.
Después de escribir el código binari...
Me he topado con el concepto de sincronización IEEE 1588 a través de Ethernet varias veces, y tengo curiosidad por saber cuáles son sus usos más comunes y los detalles de por qué es necesario. Por ejemplo, leí que las torres de teléfonos celular...
Soy un novato en diseño de lógica digital y estoy tratando de entender cómo sincronizar las señales externas con el reloj global en un FPGA. Por ejemplo, la señal / reloj SCK alimentado a un FPGA por el SPI Master. Entiendo que esto se puede hac...
Tengo una duda sobre los dominios de reloj y la sincronización FF. Estoy trabajando en un FPGA y tengo dos dominios de reloj. En el dominio del primer reloj hay una frecuencia de reloj de 125 MHz, en el segundo la frecuencia es generada por un P...
Tengo una pregunta en mi libro de texto que no entiendo muy bien. Me preguntaba si alguien podría explicar qué significa la pregunta. Tales como, lo que es un flip flop descorazonado. ¿Cómo encontrar la frecuencia máxima del reloj en el diagrama...