Preguntas con etiqueta 'parity'

4
respuestas

¿Por qué molestarse con una paridad uniforme?

Estoy usando un periférico SPI en mi aplicación. El periférico devuelve paquetes que contienen 15 bits de datos, más un bit de paridad par para la detección de errores. Por lo tanto, todos los ceros, y todos los dos, pasan la verificaci...
9
respuestas

Para UART, ¿debo usar la paridad en un nivel de tablero?

Estoy considerando si usar la paridad o no con mi UART. Es una señal de nivel de placa de alta velocidad (más de 115.200 baudios). Las huellas son muy cortas (menos de 2 cm), de MCU a DSP, pero pueden captar ruido. Durante una sesión de análisis...
1
respuesta

Generar paridad de eventos con bloque lógico

Tenía la impresión de que para generar 'Paridad par' tenías que tener un número par de bits ... así que, ¿cómo podría ese bloque lógico tener solo una salida? Estoy seguro de que estoy equivocado, pero no estoy seguro de qué hacer ...    ...
1
respuesta

decodificación de paridad GPS, ¿cómo obtener D29 y D30 de los bits anteriores?

Según ICD GPS 200C , para decodificar los bits de una palabra que necesita para tener los bits 29 y 30 de la palabra anterior, esto significa que para obtener los bits 29 y 30 de la palabra anterior debe conocer los bits 29 y 30 de la palabra a...
1
respuesta

CRC / Parity / Hamming Protect bus paralelo de 16 bits

Tengo un MCU basado en Cortex-M4 vinculado a un FPGA a través de una interfaz de bus de memoria paralela de 16 bits. En esencia, el FPGA se comporta como una memoria externa asignada al espacio de memoria de la MCU: la MCU presenta una dirección...
3
respuestas

Entendiendo la generación de suma de comprobación del protocolo IR

Para controlar mi CA con un Arduino, estoy tratando de emular el IR Remote. No con otro LED IR, sino directamente conectado al cable de señal de los receptores IR en la placa. Usando el Arduino como un analizador lógico, pude entender el Prot...
2
respuestas

std_logic_vector a conversión no firmada al lanzar un error incompatible

A continuación se muestra un código VHDL de un generador de paridad par / impar para un bus de ancho dado. library ieee; use ieee.std_logic_1164.all; use ieee.numeric_std.all; use ieee.math_real.all; entity paritygen is generic( WIDTH :...
2
respuestas

Efectividad de la verificación de paridad

Un bit de paridad le permite a un receptor saber si una entrada es correcta o no, dado que el número de 1 coincide con la lógica detrás del bit de paridad (ya sea par = 1 o impar = 1). Esto me parece muy ineficaz, e incluso "corrompiendo" (no es...
1
respuesta

¿Por qué el UART no informa un error para un byte de datos con paridad incorrecta?

Estoy tratando de obtener más información sobre la comunicación UART serie de MSP430FR6989 de Texas Instruments. Hoja de datos Guía del usuario Estoy haciendo un programa en el que mi UART enviará un carácter a través del pin TX d...
4
respuestas

7E1 a 8N1 ... Paridad Dudas de bit

Tengo dudas en la relación entre 7E1 y 8N1. Suponiendo que estoy transmitiendo un envío de caracteres entre un cliente y un servidor; el cliente envía con 7 bits y 1 bit de paridad par (7E1) y el servidor debe responder a la misma información ca...