Estoy tratando de simplificar la expresión dada por el siguiente mapa de Karnaugh a una expresión que usa solo NANDs, NOTs y ANDs: cuantas menos puertas (de cualquier tipo), mejor.
Sécómooptimizarloparaunsistema(O,Y,NO),peroesonopareceayudar....
He intentado reproducir el circuito de activadores NAND Schmitt para controlar mi MOSFET H-bridge según la siguiente fuente:
enlace
Todos mis archivos de diseño están en este enlace de GitHub:
enlace
Tiene pines Habilitar, PWM y...
Problema:
Mi problema es que el interruptor momentáneo con la lógica de bloqueo NAND que he diseñado no funciona de manera consistente. Funciona como se esperaba al principio, pero luego no funciona después de las pruebas repetidas, nunca rec...
Entonces, en la puerta NAND de abajo, entiendo cómo funciona con los transistores tipo p y tipo n. Sin embargo, mi pregunta es ¿qué sucede con la corriente cuando la salida está conectada a Vdd? Si el voltaje es alto, ¿no significa eso que la co...
Resumen / Instrucciones
Me dieron este problema en una prueba:
Toma este circuito
y crea uno equivalente solo con puertas NAND.
El problema
Lo he intentado, con múltiples combinaciones, pero casi siempre el resultado está...
Recientemente, he jugado con una simple compuerta NAND de 2 entradas y 1 salida realizada en tecnología CMOS como se muestra en la Fig. 1.
Fig.1.esquemaCMOSNAND.ToméalgunasmedidasdevoltiosU(salida)frenteaU(entrada).Usandodosfuentesdevoltajei...
Considere la NAND de tres estados a continuación (es decir, si EN es alta, la salida es NAND de A & B; si EN es baja, la salida es
flotante. Supongamos que EN y ~ EN siempre siguen). Mostrar trabajo.
a) Etiquete cada transistor con un tam...