Características de voltaje diferentes de la compuerta CMOS NAND para diferentes conexiones

Navega tus respuestas
0

Recientemente, he jugado con una simple compuerta NAND de 2 entradas y 1 salida realizada en tecnología CMOS como se muestra en la Fig. 1.

Fig.1.esquemaCMOSNAND.

ToméalgunasmedidasdevoltiosU(salida)frenteaU(entrada).Usandodosfuentesdevoltajeindependientes(UddyUindenivelaltoconstantequevaríanenelrangode0aUdd),considerétresposibilidadesdeconexióndiferentesparainvestigarlascuatroconfiguracionesdeentrada.Esoseran:

a)TerminaldeentradaAconectadaaUdd,terminaldeentradaBconectadaaUin.

b)TerminaldeentradaAconectadoaUin,terminaldeentradaBconectadoaUdd.

c)AmbosterminalesdeentradaconectadosaUin.

Heobtenidolassiguientescaracterísticas:

Fig. 2. características de voltaje CMOS NAND con diferentes métodos de conexión.

Siempre que haya una diferencia entre el caso c) y otros casos que podría haber esperado, me sorprendió ver que a) yb) también difieren. ¿Podría alguien explicarme por qué cambiar la conexión de voltajes entre A y B cambia significativamente el voltaje de umbral de la compuerta? ¿Es un efecto ampliamente observado o acabo de elegir una NAND defectuosa?

    
pregunta ryfterek

1 respuesta

1

Es un efecto normal.

en a), T1 está 'activado' y barres la puerta de T2. Por ejemplo, en el punto medio del barrido, T2 está parcialmente activado (por ejemplo, 5 V en la compuerta), y algo de corriente fluye a través de ella y T1. El hecho de que T1 esté encendido no significa que tenga resistencia cero, por lo que la fuente de T2 no está en 0 V. Por lo tanto, el voltaje de la fuente de la puerta no es el mismo que el de Uin.

a la inversa, en b), T2 está 'activado' y barres T1. Ahora, el valor Uin es igual al voltaje de la fuente de la puerta de T1, y así, para un valor Uin dado, T1 en la configuración b estará más "activado" que T2 estaría en la configuración a.

Ahora, cuando T1 está parcialmente activado, tiene la T2 completamente en su conexión de drenaje. Sin embargo, cuando observa las características generales de los FET, verá que la corriente de drenaje se satura cuando el voltaje de drenaje alcanza un cierto nivel, lo que básicamente significa que habrá más cambios en el voltaje de drenaje (por ejemplo, una R en serie con el drenaje). ) no tienen efecto. Lo que esto significa es que el impacto de T2 en T1 es menor que el impacto de T1 en T2, y esto es lo que da la asimetría en las curvas.

Geeralmente, esto también significa que la velocidad de la puerta NAND es diferente para las entradas A y B.

Si necesita una característica perfectamente simétrica, puede agregar otra copia de T1 & T2, pero intercambiado y aún conectado entre Y y GND.

    
respondido por el jp314

Lea otras preguntas en las etiquetas

Cambio de nivel en el problema de interconexión OPAMP y HE100T01 Debe obtener los datos del sensor de un Arduino Pro Mini a un Arduino Mega que esté a aproximadamente 150 pies de distancia entre sí