Preguntas con etiqueta 'logic-gates'

1
respuesta

Obtención de puertas de salida especiales a.k.a puertas lógicas complementarias

AllAboutCircuits menciona que existe un conjunto de compuertas lógicas que proporcionan ambos una salida invertida y no invertida de la colección estándar de puertas lógicas. ¿Alguien conoce esta familia lógica y / o un lugar para obtener e...
2
respuestas

Usando buffers de 3 estados para multiplexación

Hace un tiempo, mientras memorizaba los números de pieza de la serie 74xx, encontré el concepto de un dispositivo con una salida de "3 estados". La idea, lo mejor que puedo decir, es que el dispositivo genera lógica baja, lógica alta o "no conec...
1
respuesta

NO XOR como negación de XNOR

¿Cómo explicarlo? Lo entiendo todo hasta lo último. No encontré nada en el álgebra booleana para esta situación específica.     
2
respuestas

¿Qué determina la frecuencia del oscilador?

Quiero entender qué determina la frecuencia de este oscilador en anillo y cómo reducir la frecuencia.     
1
respuesta

expresión booleana con solo OR, NOT gates

Tengo la expresión: x'y + xy '+ y'z. Quiero expresar esto solo con OR, NO con puertas, pero el problema es que no tengo idea de cómo eliminar las funciones AND. Estaba pensando en usar la ley de demorgans, pero no estoy seguro de cómo y si se pu...
1
respuesta

Construyendo una compuerta AND usando pares de diodos conmutadores y dos fuentes de alimentación

No entiendo cómo funciona el circuito de la compuerta AND (con valores altos medidos como ~ 6V y bajos como ~ 0V en el voltímetro PR1). Principalmente creo que estoy confundido acerca de la interacción entre ambas fuentes de alimentación y cómo...
2
respuestas

Logic Gate Power en Proteus

¿Puede alguien explicarme cómo puede alimentar (vcc, vdd lo que sea) una puerta lógica en Proteus, con solo los pines de entrada y salida mostrados? Gracias de antemano. Lo anterior es el circuito que quiero implementar. Leí que este es...
1
respuesta

pregunta relacionada con el flip flop [cerrado]

Las figuras 1 y 2 muestran un flip-flop JK activado por el flanco ascendente (JK-FF). Cuando CLR = 0, el valor de Q después del aumento se determina por los valores de J, K y Q en el aumento del impulso de reloj CK. Sin embargo, cuando CLR = 1,...
1
respuesta

Ecuación de DAC de resistencia ponderada

Estoy tratando de estudiar DAC. En mi libro de texto de referencia, la ecuación se da de la siguiente manera Enalgunasfuentesenlínea2seincluyecomosubíndice.Porfavor,vea enlace Me preguntaba si mi libro de texto es correcto.     
1
respuesta

Operador lógico simbólico "implicación" para puertas lógicas

Necesito traducir un operador simbólico a un circuito de puertas lógicas. Siguiendo la tabla que tiene el operador simbólico : P Q Result 1 1 1 1 0 0 0 1 1 0 0 1 ¿Alguna idea de cómo puedo hacerlo? Este es un...