Voy a diseñar un circuito que debería tener 2 entradas y 2 salidas.
cuando ambas entradas están bajas, ambas salidas deberían estar bajas
cuando la entrada 1 es alta y la entrada 2 es baja, la salida 1 debe ser una onda cuadrada que altern...
Usando solo tres decodificadores de 2 a 4 con habilitación y sin otras puertas adicionales, implemente un decodificador de 3 a 8 con habilitación. Las entradas del decodificador de 3 a 8 resultante deben etiquetarse como X [2..0] para la entrada...
Estoy tratando de hacer un circuito de reloj simple de 32.768 kHz. En la hoja de datos para un cristal que encontré, incluía el siguiente circuito:
simular este circuito : esquema creado usando CircuitLab
Sin embargo, cuando implem...
Aquí está la expresión que estoy tratando de representar en el Mapa de Karnaugh:
Estoesloquehehecho:¿Alguienpuedeconfirmarsiestoescorrecto?Hehechobienlatabladeverdad,sinembargotengodudassobresielmapaseharealizadocorrectamente.
Cualquier ay...
Encontré el siguiente diagrama en la hoja de datos del registro de desplazamiento de 8 bits M74HC595
Tengo tres preguntas.
¿Entiendo correctamente que todos los bloques dentro de las elipses rojas NO son puertas?
¿Cuál es la diferenc...
Entiendo que usamos la ruta de ciclo múltiple cuando el retraso entre el inicio y el registro de bloqueo será más de 1 ciclo de reloj. Con un diseño de HDL, ¿cómo se puede predecir que la lógica combinacional entre dos registros debe ser más que...
Entiendo que el conteo de puertas no es una medida para los diseños FPGA como lo es en el mundo ASIC. Sin embargo, tengo que comparar la eficiencia estructural de dos diseños, uno en FPGA y otro en ASIC, comparando su área de circuito equivalent...
Tengo un dispositivo que funciona con batería de celda de moneda que me gustaría detectar un pulso débil.
El dispositivo podrá funcionar hasta aprox. 2.5 voltios, por lo que mi Vref estará en el rango de 2.5 a 3V.
La frecuencia del pulso es 3...
Estoy navegando por las especificaciones de de Arista Stratix V FPGAs . La primera fila de la Tabla 1 está etiquetada como "LE equivalentes".
¿Qué son los "elementos lógicos equivalentes"? ¿Qué "elemento lógico" usan como línea de base? Supo...