Tengo 3 entradas. La entrada # 1 es de bajo sesgo. Puedo conectar un 12V positivo a la entrada 1 y cambiará su estado a 1 (o la entrada está activada).
Las entradas # 2 y # 3 son de alto sesgo. Conectar un 12VDC a cualquiera de estas entradas...
He estado tratando de descubrir las diferencias funcionales entre la versión de TI de 74HC595 y la versión de NXP de TI. He estado buscando en las tablas de funciones en la hoja de datos de para TI y en datasheet for NXP pero estoy teniendo d...
He escrito un código verilog y la simulación RTL está funcionando bien. Después de esto, sinteticé el diseño utilizando la herramienta XST en Xilinx ISE 13.2. La simulación post-síntesis está mostrando algunos resultados inesperados. No sé qué s...
Tengo una señal que va alta en intervalos aleatorios, y me gustaría que cada flanco ascendente alterne una salida. Algo como esto:
Busqué chanclas, pero todas parecen más complicadas de lo que estoy buscando (no entiendo por qué la mayorí...
Solo una pregunta rápida sobre puertas lógicas, en este caso específicamente en el diodo. Concluí para las siguientes configuraciones de A y B (0,0; 0,1; 1,0) respectivamente \ $ V_ {out} \ $ devuelve 1, es decir, 5 V porque el circuito está abi...
Soy nuevo en VHDL y tengo un problema con mi código que parece que no puedo solucionar. Se supone que debemos hacer esto utilizando la asignación de señal seleccionada o la búsqueda en la tabla. El mío es una especie de combinación de los dos, y...
Soy un novato en diseño de lógica digital y estoy tratando de entender cómo sincronizar las señales externas con el reloj global en un FPGA. Por ejemplo, la señal / reloj SCK alimentado a un FPGA por el SPI Master. Entiendo que esto se puede hac...
En mi escuela tenemos la Sinopsis "design_vision" en los laboratorios de computación. No sé cómo usar ninguna de las funciones, así que para mí es solo una herramienta de dibujo esquemático.
Por curiosidad, codifiqué a mano un verificador de...
Esta pregunta se hizo inicialmente en StackOverflow como una pregunta de Verilog, pero, eventualmente, se convirtió en más hardware que discusión de software.
La pregunta: cómo se pueden detectar los bordes simultáneos (positivos) de dos re...