Diseñe un contador: 12-10-8-6-4-2-0-1-3-5-7-9-11 utilizando D Flip Flop.
Mi primer enfoque es diseñar un contador 8 - 6 - 4 - 2 - 0 - 1 - 3 - 5 - 7 - 9 - 8 - 6 ... y mostrarlos en el LED de 7 segmentos.
Después de escribir el código binari...
He pasado una o dos décadas recorriendo las puertas lógicas en papel y en varios simuladores. En este punto, pienso tengo una buena comprensión de cómo usarlas para construir cosas. Ahora estoy interesado en construir realmente electrónica rea...
Estoy luchando para implementar el paquete HD74HC32 (compuerta positiva OR OR de cuatro entradas): Miplacadepruebasevecomosigue:
Notas:
Fuente de alimentación 1.8 voltio, suficiente de acuerdo con la hoja de datos HD74HC...
He estado desconcertado por esto durante años. ¿Por qué la industria del diseño de hardware está presionando tanto en el uso del bus axi para comunicarse con núcleos y periféricos que no obtienen ninguna ventaja de su uso en un FPGA?
¿Cuál es...
Hace poco compré algunos chips TTL de Texas Instruments. Hasta ahora han estado bien, excepto que los chips XNOR (SN74HC266N) (probé 3, incluido uno que nunca ha estado en mi circuito "real") siempre tienen una salida baja, sin importar el estad...
He visto diseños para divisores de reloj digital, que pueden dividir una frecuencia de reloj entre 1.5, 2.5, etc.
¿Pero es posible crear una lógica digital que divide un reloj por 4/3?
Por ejemplo, si tengo un reloj de 64MHz, ¿puedo genera...
Se supone que esta es una simple puerta NAND.
Entiendo que la salida es 1 si una de las entradas es cero
pero si ambas entradas son 1, entonces la base de Q1 se supone que es cero. Esto es lo que no entiendo. Sé que Q2 y Q3 estarán cortado...
He estado profundizando en la lógica digital y estoy tratando de entender algunos conceptos básicos de la arquitectura de memoria. Comencé a buscar en las hojas de datos para comprender algunos componentes del mundo real y noté algo en lo que no...