¿cómo funciona este receptor ddr diferencial?

5

Estoy viendo este simple esquema tratando de entender cómo funciona un receptor SSTL DDR (el de la izquierda). Entiendo que la tensión de entrada se comparará con Vref y que la salida será una o cero correspondiente. No entiendo cómo fluye la corriente, qué es la configuración del transistor en la parte superior o qué es el símbolo en la parte inferior.

Mi segunda pregunta es que usualmente especificamos un umbral separado para Vih y Vil, como 125mV por encima o por debajo de vref respectivamente. Sin embargo, desde el circuito de abajo parece que solo hay un umbral ligeramente por encima de Vref o ligeramente por debajo de él. Entonces, ¿esos umbrales Vih, Vil están ahí como un rango garantizado y no son realmente el número al que cambia la salida?

    
pregunta confused

1 respuesta

5

Eso es solo un amplificador diferencial CMOS muy básico. El símbolo en la parte inferior es una fuente actual. Los dos transistores en el medio son los que realmente amplifican la señal, y los dos en la parte superior forman una carga de espejo actual. El espejo actual no solo sirve para aumentar la ganancia, sino que también es más fácil construir en un chip CMOS que en una carga resistiva. La fuente de corriente en la parte inferior también se implementaría como un transistor en un espejo de corriente.

Cuando Vin se eleva por encima de Vref, el transistor en el lado inferior derecho intenta encenderse y pasar más corriente. La fuente de corriente resiste esto y aumenta la tensión a través de ella, apagando el transistor en la parte inferior izquierda, desviando la corriente del lado izquierdo y hacia el lado derecho. Esto resulta en una mayor caída de voltaje en el transistor superior en el lado derecho, conduciendo el Vout hacia la tierra.

Cuando Vin cae por debajo de Vref, el transistor en el lado inferior derecho intenta apagarse y pasar menos corriente. La fuente de corriente resiste esto y la tensión a través de él disminuye, encendiendo el transistor en la parte inferior izquierda, desviando la corriente desde el lado derecho hacia el lado izquierdo. Esto resulta en una caída de voltaje más pequeña en el transistor superior en el lado derecho, conduciendo Vout hacia Vdd.

La fuente de corriente proporciona una alta impedancia de la fuente que aumenta el cambio en Vout con respecto a la corriente de drenaje del transistor de entrada.

Para Vih y Vil, estas son solo especificaciones. El punto es que necesita garantizar que un 1 en la entrada sea al menos Vih y un cero sea como máximo Vil, de lo contrario no está garantizado que la lógica lo interprete correctamente. En general, solo habrá un umbral real, pero podría cambiarse un poco debido a las variaciones de la PVT. Hay algunos casos en los que realmente tendrá múltiples umbrales, principalmente cuando tiene algún tipo de histéresis.

    
respondido por el alex.forencich

Lea otras preguntas en las etiquetas